[发明专利]输入/输出电路

说明书

本申请涉及一种集成电路领域，提供了一种输入/输出电路，该电路包括：输出级，输出级包括第一至第二PMOS晶体管和第一NMOS晶体管，第一PMOS晶体管的漏极连接电源端，第一PMOS晶体管的源极连接第二PMOS晶体管的源极，第一和第二PMOS晶体管的栅极相连，第二PMOS晶体管的漏极连接输入/输出引脚；第一NMOS晶体管的漏极连接输入/输出引脚，源极连接地端；第一二极管，第一二极管的正极连接地端，负极连接输入/输出引脚；第二二极管，第二二极管的正极连接输入/输出引脚；和稳压二极管，稳压二极管的正极连接地端，负极连接第二二极管的负极。本发明中实现5V容忍的输入/输出电路，防止了输入电压过高损坏器件，并避免输入信号对电源的影响。

技术领域

本申请涉及一种集成电路领域，更涉及一种输入/输出电路。

背景技术

目前单片机工作时通常由3.3V电源供电，有时与单片机相连的外围设备工作时需要由5V电源供电，此时就要求用来连接单片机与外围设备的输入/输出（I/O）引脚为5V容忍引脚。即该引脚可以承受来自外围电路施加的5V电压，并且保持向单片机内部输入的电压不超过3.6V。

并且由于输出级电路中的上拉PMOS管存在寄生二极管，当PMOS管截止时，PAD电压过高时电流通过寄生二极管流向3.3V电源，也容易产生以上问题。

为了防止输入信号对电源产生影响，本发明提出一种新的5V容忍I/O电路设计的方法。

发明内容

本申请的目的在于提供一种输入/输出电路，提供5V电压容忍的输入/输出电路，避免输入信号对电源产生影响。

本申请公开了一种输入/输出电路，包括：

输出级，所述输出级包括第一至第二PMOS晶体管和第一NMOS晶体管，所述第一PMOS晶体管的漏极连接电源端，所述第一PMOS晶体管的源极连接所述第二PMOS晶体管的源极，所述第一PMOS晶体管的栅极和所述第二PMOS晶体管的栅极相连，所述第二PMOS晶体管的漏极连接输入/输出引脚；所述第一NMOS晶体管的漏极连接所述输入/输出引脚，源极连接地端，其中，所述第一PMOS晶体管包括由漏极指向源极的第一寄生二极管，所述第二PMOS晶体管包括由漏极指向源极的第二寄生二极管，所述第一寄生二极管与所述第二寄生二极管的极性相反；

第一二极管，所述第一二极管的正极连接地端，负极连接所述输入/输出引脚；

第二二极管，所述第二二极管的正极连接所述输入/输出引脚；以及

稳压二极管，所述稳压二极管的正极连接地端，负极连接所述第二二极管的负极。

在一个优选例中，还包括：输入级，所述输入级包括第三至第四PMOS晶体管和第二至第三NMOS晶体管，所述第三PMOS晶体管的栅极和所述第二NMOS晶体管的栅极均连接所述输入/输出引脚，所述第三和第四PMOS晶体管的源极连接电源端，所述第二和第三NMOS晶体管的源极连接地端，所述第三PMOS晶体管和所述第二NMOS晶体管的漏极相连，所述第四PMOS晶体管和所述第三NMOS晶体管的栅极均连接所述第三PMOS晶体管和第二NMOS晶体管的漏极，所述第四PMOS晶体管和所述第三NMOS晶体管的漏极相连。

在一个优选例中，所述第四PMOS晶体管和所述第三NMOS晶体管的漏极均连接施密特触发器和传输门，所述施密特触发器和所述传输门各自连接模拟/数字输入选择信号，并且，当所述模拟/数字输入选择信号使能所述施密特触发器时，所述施密特触发器输出数字信号，当所述模拟/数字输入选择信号使能所述传输门时，所述传输门输出模拟信号。