[发明专利]一种芯片封装结构及芯片封装方法

说明书

本发明提供一种芯片封装结构及芯片封装方法，芯片封装结构包括：第一重布线结构；位于第一重布线结构一侧表面的第一晶圆，第一晶圆中具有贯穿第一晶圆的容纳腔；位于容纳腔内的芯片，芯片的正面电学连接第一重布线结构；塑封层，塑封层填充在容纳腔内并包围芯片。把芯片设置在贯穿第一晶圆中的容纳腔内，芯片占用了第一晶圆的空间，且塑封层填充在所述容纳腔内并包围所述芯片，大大降低了塑封层的使用量，可以降低由于塑封层的材料热胀冷缩带来的芯片偏移影响，同时降低晶圆的翘曲度。并且容纳腔贯穿第一晶圆，为塑封层提供了形变空间，塑封层的应力能够更好的释放而避免积压芯片。综上提高了芯片封装结构的可靠性。

技术领域

本发明涉及半导体技术领域，具体涉及一种芯片封装结构及芯片封装方法。

背景技术

CoWoS(Chip-on-Wafer-on-Substrate)封装是一种将芯片、基底都封装在一起的技术，并且是在晶圆层级上进行。在芯片与晶圆键合之后，形成塑封芯片的塑封层，由于塑封层使用了大量的环氧塑封料，环氧塑封料容易受热胀冷缩影响而发生形变，从而直接导致塑封层覆盖的芯片发生偏移和晶圆产生翘曲的问题。

发明内容

因此，本发明要解决的技术问题在于克服现有技术芯片的芯片封装结构的可靠性较差的问题，从而提供一种芯片封装结构及芯片封装方法。

本发明提供一种芯片封装结构，包括：第一重布线结构；位于所述第一重布线结构一侧表面的第一晶圆，所述第一晶圆中具有贯穿所述第一晶圆的容纳腔；位于所述容纳腔内的芯片，所述芯片的正面电学连接所述第一重布线结构；塑封层，所述塑封层填充在所述容纳腔内并包围所述芯片。

可选的，所述容纳腔的宽度为5㎜～40㎜。

可选的，所述塑封层背向所述第一重布线结构的一侧表面低于所述第一晶圆背向所述第一重布线结构的一侧表面。

可选的，所述塑封层背向所述第一重布线结构的一侧表面至所述第一晶圆背向所述第一重布线结构的一侧表面之间的距离为1μm～2μm。

可选的，还包括：键合介质层，所述键合介质层位于所述第一重布线结构背向所述第一晶圆的一侧表面；第二晶圆，所述第二晶圆位于所述键合介质层背向所述第一重布线结构的一侧表面；连接结构，所述连接结构贯穿所述第二晶圆和所述键合介质层，所述连接结构与所述第一重布线结构电学连接。

可选的，所述连接结构包括：贯穿所述第二晶圆和所述键合介质层的导电插塞；位于所述导电插塞与所述第一重布线结构之间、以及所述导电插塞的侧壁与所述第二晶圆之间的的阻挡层；位于所述导电插塞和所述阻挡层之间的种子层。

可选的，还包括：位于所述连接结构的侧壁与所述第二晶圆之间以及所述第二晶圆背向所述键合介质层一侧表面的绝缘层。

可选的，还包括：第二重布线结构，所述第二重布线结构位于所述第二晶圆背向所述键合介质层的一侧表面，所述第二重布线结构与所述连接结构电学连接；焊球，所述焊球位于所述第二重布线结构背向所述第二晶圆的一侧，所述焊球与所述第二重布线结构电学连接。

本发明提供一种芯片封装方法，用于形成本发明的芯片封装结构，包括如下步骤：提供第一晶圆；在所述第一晶圆的一侧表面形成第一重布线结构；形成所述第一重布线结构之后，刻蚀所述第一晶圆，在所述第一晶圆中形成贯穿所述第一晶圆的容纳腔；在所述容纳腔中设置芯片，所述芯片的正面电学连接所述第一重布线结构；在所述容纳腔中设置芯片之后，形成塑封层，所述塑封层填充在所述容纳腔内并包围所述芯片。

可选的，还包括：形成所述第一重布线结构之后，且在刻蚀所述第一晶圆之前，在所述第一重布线结构背向所述第一晶圆的一侧表面形成第一子键合介质层；提供第二晶圆，在所述第二晶圆的一侧表面形成第二子键合介质层；刻蚀所述第一晶圆之前，将所述第一子键合介质层和第二子键合介质层键合在一起。