[发明专利]缓冲存储器、GPU、处理系统及缓存访问方法

说明书

本申请实施例提供一种缓冲存储器、GPU、处理系统及缓存访问方法，其中，缓冲存储器包括：多个访问地址比对单元，用于接收多个访问源发送的访问地址并将所述访问地址与地址存储单元中存储的块地址进行比对，产生比对结果；中，所述多个访问地址比对单元彼此之间相互独立；数据访问管理单元，用于接收所述访问地址比对单元发送的比对结果，并在比对结果为命中时，控制数据通道管理单元中的对应数据通道选通，以使相应的访问源通过所述数据通道对数据存储单元中的缓冲数据块进行访问；数据通道管理单元，包括多个数据通道，各数据通道之间相互独立。本申请提供的缓冲存储器、GPU、处理系统及缓存访问方法能够提高访问效率。

技术领域

本申请涉及存储器访问技术，尤其涉及一种缓冲存储器、GPU、处理系统及缓存访问方法。

背景技术

图形处理器(Graphics Processing Unit，简称GPU)是一种专门用于对图像或图形进行处理的微处理器，应用在电子终端的显示系统中，能够减轻中央处理器(centralprocessing unit，简称CPU)在图像或图形处理方面的压力。

GPU内设有高速缓存Cache和多个运算单元，每个运算单元可作为一个访问源对Cache进行访问。当多个访问源对Cache进行访问时，需要经过仲裁，然后将多个访问源进行排序后，依次进行访问。这种访问方式效率较低，会导致多个运算单元一直处于等待阶段或出现瓶颈效应而不能正常工作，进而降低了GPU的处理效率。而且，当Cache出现命中失效时，会挂起所有后续的读写访问转而执行Cache中某一数据块的替换操作，进一步延长了运算单元的等待时间。

发明内容

本申请实施例中提供了一种缓冲存储器、GPU、处理系统及缓存访问方法，用于解决传统方案中访问源对缓冲存储器进行访问的效率较低的问题。

本申请第一方面实施例提供一种缓冲存储器，包括：

多个访问地址比对单元，用于接收多个访问源发送的访问地址并将所述访问地址与地址存储单元中存储的块地址进行比对，产生比对结果；其中，所述多个访问地址比对单元彼此之间相互独立；

数据访问管理单元，用于接收所述访问地址比对单元发送的比对结果，并在比对结果为命中时，控制数据通道管理单元中的对应数据通道选通，以使相应的访问源通过所述数据通道对数据存储单元中的缓冲数据块进行访问；

数据存储单元，用于存储多个缓冲数据块；

所述地址存储单元，用于存储各缓冲数据块对应的块地址；

数据通道管理单元，包括多个数据通道，各数据通道之间相互独立。

本申请第二方面实施例提供一种图形处理器GPU，包括：多个运算单元以及如上所述的缓冲存储器。

本申请第三方面实施例提供一种处理系统，包括：如上所述的图形处理器GPU。

本申请第五方面实施例提供一种应用如上缓冲存储器的缓存访问方法，包括：

多个访问地址比对单元接收多个访问源发来的访问地址并将所述访问地址与地址存储单元中存储的块地址进行比对，产生比对结果；所述多个访问地址比对单元彼此之间相互独立；

数据访问管理单元接收各访问地址比对单元发送的比对结果，并在比对结果为命中时，控制数据通道管理单元中的对应数据通道选通，以使相应的访问源通过所述数据通道对数据存储单元中的缓冲数据块进行访问；

所述数据存储单元用于存储多个缓冲数据块；所述地址存储单元用于存储各缓冲数据块对应的块地址；所述数据通道管理单元包括多个数据通道，各数据通道之间相互独立。