[发明专利]半导体器件、集成电路以及形成其布局的系统

说明书

一种半导体器件，包括：在第一方向上延伸的多个第一单元行，每个第一单元行具有第一行高度；在第一方向上延伸的多个第二单元行，每个第二单元行具有小于第一行高度的第二行高度，其中，第一单元行与第二单元行交错；布置在第一单元行的第一行中的第一单元；以及布置在第二单元行的至少一行中的至少一个第二单元，其中，至少一个第二单元在不同于第一方向的第二方向上邻接第一单元，其中，至少一个第二单元和第一单元中包括的至少一个电路组件具有相同的运行配置。本发明的实施例还涉及集成电路以及形成其布局的系统。

技术领域

本发明的实施例涉及半导体器件、集成电路以及形成其布局的系统。

背景技术

集成电路已广泛用于各种用途，对更快的处理速度和更低的功耗的需 求日益增加。然而，栅极氧化物击穿对集成电路的性能和可靠性有很大影 响。

发明内容

根据本发明实施例的一个方面，提供了一种半导体器件，包括：多个 第一单元行，在第一方向上延伸，第一单元行中的每个具有第一行高度； 多个第二单元行，在第一方向上延伸，第二单元行中的每个具有小于第一 行高度的第二行高度，其中，多个第一单元行和多个第二单元行交错；第 一单元，布置在多个第一单元行的第一行中；以及至少一个第二单元，布 置在多个第二单元行中的至少一行中，其中，至少一个第二单元在不同于 第一方向的第二方向上邻接第一单元。其中，至少一个第二单元和第一单 元中包括的至少一个电路组件具有相同的运行配置。

根据本发明实施例的另一个方面，提供了一种集成电路，包括：第一 电路，包括多个第一晶体管，每个第一晶体管具有双鳍有源区结构；以及 第二电路，包括具有单鳍有源区结构的至少一个第二晶体管。其中，至少 一个第二晶体管和多个第一晶体管中的至少一个彼此并联耦合，并且配置 为响应于至少一个第二晶体管和多个第一晶体管中的至少一个的栅极处的 第一信号而协作。

根据本发明实施例的又一个方面，提供了一种形成集成电路布局的系 统，包括：编码有指令集的非瞬时存储介质；以及硬件处理器，与非瞬时 存储介质通信耦合并且配置为执行指令集，指令集配置为使处理器：基于 电路的网表获取多个值，每个值对应于电路中包括的多个晶体管中的一个； 将多个值与阈值进行比较；响应于比较，通过添加多个冗余晶体管来生成 电路的调整后的网表；以及基于调整后的网表确定电路的多个布局配置中 的一个，其中，多个布局配置包括每个具有第一单元高度的多个第一单元 行和每个具有不同于第一单元高度的第二单元高度的多个第二单元行。

附图说明

结合附图阅读以下详细描述，可更好地理解本发明的各方面。应注意， 根据工业中的标准实践，各部件未按比例绘制。实际上，为了论述清楚， 各部件的尺寸可以任意增大或减小。

图1A是根据一些实施例的半导体器件的部分的俯视图。

图1B是根据各种实施例的图1A中的半导体器件的部分的俯视图。

图2是根据一些实施例的示出了沿图1A中的截面线的若干单元行的结 构的截面图。

图3A是根据一些实施例的包括与图1A中的半导体器件相对应的结构 的集成电路的部分的等效电路。

图3B是根据一些实施例的对应于图3A中的集成电路的部分的等效电 路的有向非循环图。

图3C是根据一些实施例的与图3A的部分相对应的集成电路的部分的 平面视图下的布局图。

图3D是根据一些实施例的与图3A的部分相对应的集成电路的部分的 平面视图下的另一布局图。

图4A是根据一些实施例的包括与图1A中的半导体器件相对应的结构 的集成电路的部分的等效电路。

图4B是根据一些实施例的对应于图4A中的集成电路的部分的等效电 路的有向非循环图。