[发明专利]一种适用于大位宽CAM的数据锁存电路结构

说明书

本发明提供了一种适用于大位宽CAM的数据锁存电路结构图，通过采用CAM内部自定时电路产生的锁存脉冲信号配合数据端口的一套锁存器，完成对大位宽CAM端口数据的锁存功能，在使用锁存电路结构进行大位宽CAM的数据锁存时，锁存器的脉冲信号的产生以外部时钟为基础，CAM读写过程中，读写周期根据存储阵列对等负载的反馈进行调整，这样即满足了读写的时间要求，又可以使读写周期最小化，从而充分发挥CAM电路的速度，大位宽CAM的数据端口，由大量的锁存器代替触发器也减轻了外部时钟的负载。

技术领域

本发明涉及微电子技术及存储器技术领域，具体为一种适用于大位宽CAM的数据锁存电路结构。

背景技术

CAM（Content Accessible Memory，按内容寻址存储器），可对所存储的数据与要比较的数据进行全并行的比较，实现单周期查找功能，因此速度很快，应用非常广泛。主要用于各种高速搜索应用中，如数据加速器（DA，data accelerator）、虚拟存储系统中的转换后备缓冲区（TLB，translation look-aside buffer）、数据压缩、图像提取，以及网络入侵监测和生物信息系统，以分别实现实时模式匹配和基因模式搜索。目前，CAM最主要的商业应用是在网络路由器中分类和转发IP报文分组。在上述应用环境中，硬件搜索引擎所属系统的单条信息的数据量通常很大，CAM会采用数据位较宽的数据端口，因而CAM设计时急需解决的大位宽带来的锁存单元庞大、结构复杂、翻转功耗大等问题。图1为典型的CAM电路架构示意图，整个电路由CAM存储阵列、地址译码、输入锁存、读写/查询驱动电路、匹配电路、编码器和时序控制逻辑7个主要模块构成。

在同步时序系统中，外部数据输入时要经过时序元件同步后再送至内部电路，目前最常用的时序元件就是锁存器和触发器。

现有锁存器最常用的技术是采用传输门多路开关形式，如图2所示。由1个传输门构成的一个正电平灵敏锁存器。当时钟CLK为高电平时锁存器透明，因而外部数据D通过它到达输出端Q；当CLK下降至低电平时，锁存器变为不透明，此时沿锁存器内的一对反相器建立起一条反馈路径，使当前的输出Q状态一直保持。因此，对于特定的一个输入D，锁存器为了采样正确，D必须在时钟由高电平变为低电平时的下降沿附近满足建立时间和保持时间的要求。

因此，输入数据D需要在时钟的上升沿后发出但必须保持到下降沿之后，时钟的正电平脉冲宽度增加了锁存器的保持时间。故采用普通锁存器对CAM输入数据进行锁存的缺点为数据需要的保持时间较大，一旦设计完成后发现保持时间失效，系统只能通过重新设计逻辑而不能通过减慢时钟来解决，造成设计迭代的成本高，耗时耗力。

两级锁存器构成的主从正沿触发器结构由图3所示，第一级锁存器称为主锁存器，第二级为从锁存器。当CLK为低时，低电平透明的主锁存器的输出QM跟随输入D而变化，此时高电平透明的从锁存器Q端保持它原来的值；当时钟从0跳变到1时，主锁存器变为不透明，QM保持为时钟跳变前的D值，而从锁存器变为透明，将主锁存器QM端所保持的值传送至从锁存器输出Q，此时主锁存器已与当前的输入D断开，D的变化不会影响Q输出。

在CAM输入数据端口采用触发器进行数据寄存的方式，与锁存器相比较，用于时钟驱动的晶体管数目增大了一倍，时钟信号的电容负载变得很重，尤其在大位宽数据端口的情况下，数据锁存结构变大庞大复杂，这将直接影响时钟网络的负载和触发器的翻转功耗。

发明内容

针对现有技术中CAM输入数据端口采用触发器进行数据寄存的方式存在使得时钟信号的电容负载变得很重，以及数据锁存结构负载，无法满足大位宽数据的问题，本发明提供一种适用于大位宽CAM的数据锁存电路结构，结构简单，锁存脉宽、存储器速度自适应、稳定可靠，满足对大位宽CAM端口数据的锁存功能。

本发明是通过以下技术方案来实现：