[发明专利]一种数据处理装置、方法、计算机设备及存储介质

说明书

本公开提供了一种数据处理装置、方法、计算机设备及存储介质，其中，该装置包括：包括：第一存储单元和计算单元；所述计算单元包括处理引擎PE阵列；多个第一存储单元分别与所述PE阵列中的PE连接；所述PE，用于对所连接第一存储单元进行读/写访问；所述多个第一存储单元，用于存储所连接PE进行读/写访问过程中传输的数据。本公开实施例通过PE阵列中与不同第一存储单元连接的不同PE，能够并行对不同的第一存储单元进行访问，提升了从第一存储单元中读取数据的效率，且提升了将数据存储至第一存储单元的效率，从而提升了数据处理效率。

技术领域

本公开涉及计算机技术领域，具体而言，涉及一种数据处理装置、方法、计算机设备及存储介质。

背景技术

图像处理算法在图像识别、目标检测等不同领域应用广泛，通常采用人工智能(Artificial Intelligence，AI)加速器硬件架构完成图像处理算法的实现。现在常用的AI加速器硬件架构主要包括存储单元、计算单元、控制单元等，其中核心的计算单元一般由二维PE阵列(Processing Engine)和寄存器阵列(local register file)构成；存储单元可以由不同的分级缓存组成，包括双倍速率同步动态随机存储器(Double Data Rate，DDR)、静态随机存取存储器(Static Random Access Memory，SRAM)、寄存器、后关系型数据库cache等存储空间。输入数据流在不同的存储空间进行缓存、转移，并进入PE阵列对应的寄存器阵列中，经由PE阵列从寄存器阵列中读取后，进行算数运算(或逻辑运算)，最后将所得结果写回相应的存储空间。

当前控制输入数据存储至寄存器阵列的方式存在数据处理效率低的问题。

发明内容

本公开实施例至少提供一种数据处理装置、方法、计算机设备及存储介质。

第一方面，本公开实施例提供了一种数据处理装置，包括：第一存储单元和计算单元；所述计算单元包括处理引擎PE阵列；多个第一存储单元分别与所述PE阵列中的PE连接；所述PE，用于对所连接第一存储单元进行读/写访问；所述多个第一存储单元，用于存储所连接PE进行读/写访问过程中传输的数据。

这样，PE阵列中与不同第一存储单元连接的不同PE，能够并行对不同的第一存储单元进行访问，提升了从第一存储单元中读取数据的效率，且提升了将数据存储至第一存储单元的效率，从而提升了数据处理效率。

一种可选的实施方式中，所述多个第一存储单元，用于分别与所述PE阵列中不同的PE组连接。

一种可选的实施方式中，每个第一存储单元与一个PE组中的PE连接；不同PE分别属于不同PE组。

一种可选的实施方式中，所述一个PE组，包括所述PE阵列中具有物理连接关系的多个PE，且多个PE在硬件布局上位于同一行，或者位于同半行，或者位于同一块。

这样，为PE阵列中的PE分配对应的第一存储单元，可以增加数据传输通道的数量，以使PE在对第一存储单元进行读/写访问时，可以有更多数据的传输，以提高数据传输的效率；同时，还可以增加数据处理装置的灵活性，以适应不同的数据处理要求。

一种可选的实施方式中，所述PE，用于在第一处理周期，对所连接的第一存储单元进行读访问，得到所述PE对应的第一数据；和/或在第二处理周期，对所连接的第一存储单元进行写访问，将所述PE生成的第二数据存储至所连接的第一存储单元。

一种可选的实施方式中，连接了同一第一存储单元的不同PE在不同的处理周期对该同一第一存储单元进行读/写访问；和/或，不同第一存储单元所连接的PE组，在同一处理周期分别存在一个PE对所连接第一存储单元进行读/写访问。

一种可选的实施方式中，不同第一存储单元所连接的各PE组中，具有相同相对位置的PE在同一处理周期对所连接第一存储单元进行读/写访问。