[发明专利]一种阵列基板

说明书

一种阵列基板，包括：衬底，位于所述衬底上的缓冲层，位于所述缓冲层上的第一绝缘层，位于所述第一绝缘层上的第一栅极走线和第二栅极走线，其中所述第一栅极走线的连接端与所述第二栅极走线的连接端通过间隙间隔开，以便通过所述间隙释放在所述第一栅极走线和第二栅极走线上积累的电荷，覆盖在所述第一绝缘层、所述第一栅极走线和第二栅极走线上方的第二绝缘层，位于所述第二绝缘层上的第一防静电保护板。可有效避免因静电释放而对器件造成的影响，有效提升产品良率。

技术领域

本发明涉及显示技术领域，尤其涉及一种阵列基板及其制造方法。

背景技术

在阵列基板相关技术中，需要大量TFT(Thin Film Transistor，薄膜晶体管)器件，由于IGZO(Indium Gallium Zinc Oxide，铟镓锌氧化物)具有较高的电子迁移率及较低的漏电流，因此利用IGZO制造的TFT能够满足更高性能和更大尺寸的驱动电路的需求。经研究发现，在基于IGZO的TFT的制造过程中，ESD (Electro-Static Discharge，静电释放)发生率较高。

在形成TFT的相关技术中，在同一平面上形成第一栅极走线和第二栅极走线，第一栅极走线和第二栅极走线相距较近，因此容易发生ESD现象，所释放的电荷会击穿第一栅极走线和第二栅极走线的绝缘层，由此，第一金属走线或第二金属走线就可能会与相邻平面上 的其它金属走线电连接，从而导致短路情况发生。

现有技术中可通过将金属走线变短或改善器件静电状态来避免ESD现象的发生。但是，采用这些方法并不能为静电释放提供有效的释放路径，增加了后段制程中因静电持续积累而再次发生ESD现象的风险。

发明内容

本发明解决的问题是提供一种阵列基板及制造成方法，可有效避免因静电释放而对器件造成的影响，有效提升产品良率。

为解决上述问题，本发明提供一种阵列基板，包括：衬底，位于所述衬底上的缓冲层，位于所述缓冲层上的第一绝缘层，位于所述第一绝缘层上的第一栅极走线和第二栅极走线，其中所述第一栅极走线的连接端与所述第二栅极走线的连接端通过间隙间隔开，以便通过所述间隙释放在所述第一栅极走线和第二栅极走线上积累的电荷，覆盖在所述第一绝缘层、所述第一栅极走线和第二栅极走线上方的第二绝缘层，位于所述第二绝缘层上的第一防静电保护板。

可选的，所述第一防静电保护板位于所述间隙的正上方，所述第一防静电保护板在垂直于衬底方向上的投影面积大于所述间隙且完全覆盖所述间隙。

可选的，所述第一栅极走线的延伸方向和所述第二栅极走线的延伸方向重合。

可选的，在所述缓冲层和所述第一绝缘层之间还设有第二防静电保护板，其垂直于衬底方向上的投影与所述第一防静电保护板完全重合。

可选的，所述间隙为5～10微米。

可选的，所述第一栅极走线和所述第二栅极走线的线宽为5～10微米。

本发明还提供一种显示面板，包括如上述任一可选项涉及的阵列基板。

本发明还提供一种阵列基板的制造方法，包括：提供一衬底，在所述衬底上的形成缓冲层，在所述缓冲层上形成第一绝缘层，在所述第一绝缘层上形成第一栅极走线和第二栅极走线，其中所述第一栅极走线的连接端与所述第二栅极走线的连接端通过间隙间隔开，以便通过所述间隙释放在所述第一栅极走线和第二栅极走线上积累的电荷，形成覆盖在所述第一绝缘层、所述第一栅极走线和第二栅极走线上方的第二绝缘层，在所述第二绝缘层上形成第一防静电保护板。

可选的，所述第一防静电保护板位于所述间隙的正上方，所述第一防静电保护板在垂直于衬底方向上的投影面积大于所述间隙且完全覆盖所述间隙。

可选的，所述第一栅极走线的延伸方向和所述第二栅极走线的延伸方向重合。