[发明专利]写入带宽控制方法、存储器存储装置及存储器控制器

说明书

本发明提供一种写入带宽控制方法、存储器存储装置及存储器控制器。所述方法包括：检测存储器模块中的至少一闲置实体单元的总数；判断所述总数是否小于启动门槛值；若所述总数小于所述启动门槛值，启动数据整并程序；以及响应于所述数据整并程序被启动，主动降低所述存储器存储装置与所述主机系统之间的数据写入带宽。因此，可提高在所述数据整并程序的执行期间，相对于主机系统的写入带宽的稳定性。

技术领域

本发明涉及一种存储器控制技术，尤其涉及一种写入带宽控制方法、存储器存储装置及存储器控制器。

背景技术

非易失性存储器模块(例如快闪存储器模块)具有数据非易失性保存、低耗电及数据存取快速等优点。一般来说，非易失性存储器模块中会默认配置有一些闲置实体单元，以接收并存储来自主机系统的数据。然而，在将数据写入至非易失性存储器模块的过程中，闲置实体单元的数目会逐渐减少。为避免闲置实体单元的数目归零，一般会在存储来自主机系统的数据的期间，通过在背景执行数据整并操作以释放出新的闲置实体单元供后续使用。但是，在一些情况下，在背景执行的数据整并操作对于闲置实体单元的释放速度跟不上主机系统的数据写入速度，从而导致主机系统的数据写入动作被迫停止。但是，在释放出新的闲置实体单元后，对主机系统的数据写入速度又会大幅上升，长期下来导致非易失性存储器模块的数据写入速度极度不稳定。

发明内容

本发明提供一种写入带宽控制方法、存储器存储装置及存储器控制器，可提高在数据整并程序的执行期间，相对于主机系统的写入带宽的稳定性。

本发明的实施例提供一种写入带宽控制方法，其用于存储器存储装置。所述写入带宽控制方法包括：检测所述存储器模块中的至少一闲置实体单元的总数；判断所述总数是否小于启动门槛值；若所述总数小于所述启动门槛值，启动数据整并程序；以及响应于所述数据整并程序被启动，主动降低所述存储器存储装置与主机系统之间的数据写入带宽。

本发明的实施例另提供一种存储器存储装置，其包括连接接口、存储器模块及存储器控制器。所述连接接口用以连接至主机系统。所述存储器控制器连接至所述连接接口单元与所述存储器模块。所述存储器控制器用以检测所述存储器模块中的至少一闲置实体单元的总数。所述存储器控制器还用以判断所述总数是否小于启动门槛值。若所述总数小于所述启动门槛值，所述存储器控制器还用以启动数据整并程序。响应于所述数据整并程序被启动，所述存储器控制器还用以主动降低所述存储器存储装置与所述主机系统之间的数据写入带宽。

本发明的实施例另提供一种存储器控制器，其用以控制存储器模块。所述存储器控制器包括主机接口、存储器接口及存储器控制电路。所述主机接口用以连接至主机系统。所述存储器接口用以连接至所述存储器模块。所述存储器控制电路连接至所述主机接口与所述存储器接口。所述存储器控制电路用以检测所述存储器模块中的至少一闲置实体单元的总数。所述存储器控制电路还用以判断所述总数是否小于启动门槛值。若所述总数小于所述启动门槛值，所述存储器控制电路还用以启动数据整并程序。响应于所述数据整并程序被启动，所述存储器控制电路还用以主动降低所述存储器控制器与所述主机系统之间的数据写入带宽。

基于上述，在测得存储器模块中的闲置实体单元的总数小于启动门槛值后，数据整并程序可被启动。同时，响应于所述数据整并程序被启动，存储器存储装置与主机系统之间的数据写入带宽可被主动降低。因此，可提高在所述数据整并程序的执行期间，相对于主机系统的写入带宽的稳定性。

附图说明

图1是根据本发明的实施例所示出的存储器存储装置的示意图；

图2是根据本发明的实施例所示出的存储器控制器的示意图；

图3是根据本发明的实施例所示出的管理存储器模块的示意图；

图4是根据本发明的实施例所示出的主动降低存储器存储装置与主机系统之间的数据写入带宽的示意图；

图5是根据本发明的实施例所示出的存储器存储装置与主机系统之间的数据写入带宽的示意图；