[发明专利]一种提升LDMOS性能的方法

说明书

本发明提供一种提升LDMOS性能的方法，提供设有埋氧层的衬底，定义LDMOS漂移区，并将部分漂移区刻蚀至埋氧层下表面以下10～50μm形成被刻蚀区域；将被刻蚀区域形成纯体硅区域；进行离子注入形成P型阱区和N型阱区；在N型阱区形成STI区域；在衬底上表面形成叠层；定义栅极形貌，通过刻蚀叠层形成栅极叠层，在栅极叠层的侧壁形成侧墙；在栅极叠层两侧的衬底上形成源漏端；形成依附于侧墙的氧化硅硬掩膜层；在源漏端进行离子注入；去除栅极叠层中的栅极薄膜层，形成凹槽；在所述凹槽中沉积金属。本发明在超薄体FDSOI上进行LDMOS器件设计，以提高LDMOS的击穿电压，同时降低导通电阻，改善器件的漏电流，提高LDMOS的开关特性与耐击穿性，从而提高LDMOS的器件性能。

技术领域

本发明涉及半导体技术领域，特别是涉及一种提升LDMOS性能的方法。

背景技术

LDMOS凭借自身具有高耐压、大电流、易集成等优点，在电力电子、通信、自动化控制等领域具有广泛的应用。但是随着集成电路技术的不断发展，技术节点不断降低，LDMOS器件的沟道和漂移区的尺寸也必须被减小，达到小尺寸器件的水平。可同时击穿电压也会相应降低，因此，对于小尺寸的LDMOS器件需要引入其他的耐压结构或者一些终端技术来达到保证击穿电压的同时，提升器件的频率特性。

故在LDMOS器件的结构设计过程中，必须综合考虑击穿电压、导通电阻、输出特性、可靠性以及工艺复杂度等因素的相互影响，使其达到一个较优的折中。通常某一方面性能的提高往往会导致其他方面性能的退化，如击穿电压和导通电阻之间的矛盾关系。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种提升LDMOS性能的方法，用于解决现有技术中LDMOS击穿电压低，同时器件的频率特性低的问题。

为实现上述目的及其他相关目的，本发明提供一种提升LDMOS性能的方法，至少包括：

步骤一、提供衬底，所述衬底中设有埋氧层；

步骤二、定义LDMOS漂移区，并将部分所述漂移区刻蚀至所述埋氧层下表面以下10～50μm为止，形成被刻蚀区域；

步骤三、将所述被刻蚀区域形成纯体硅区域，并与所述衬底上表面保持界面一致性；

步骤四、在设有所述埋氧层的所述衬底中进行离子注入形成P型阱区；在所述纯体硅区域进行离子注入形成N型阱区；

步骤五、在所述N型阱区形成STI区域；

步骤六、在所述衬底上表面形成跨越所述N型阱区和所述P型阱区的叠层；所述叠层包括：位于所述衬底上表面的栅氧层；位于所述栅氧层上的HK薄膜；位于所述HK薄膜上的TiN薄膜；位于所述TiN薄膜上的栅极薄膜层；

步骤七、定义栅极形貌，通过刻蚀所述叠层形成栅极叠层，之后在所述栅极叠层的侧壁形成侧墙；

步骤八、在所述栅极叠层两侧的所述衬底上形成源漏端；

步骤九、形成依附于所述侧墙的氧化硅硬掩膜层；

步骤十、在所述源漏端进行离子注入；

步骤十一、去除所述栅极叠层中的栅极薄膜层，形成凹槽；之后在所述凹槽中沉积金属。

优选地，步骤二中利用光刻和刻蚀技术将所述LDMOS的部分所述漂移区刻蚀至所述埋氧层下表面以下的10～50μm。

优选地，步骤三中利用外延生长技术将所述被刻蚀区域形成纯体硅区域。

优选地，步骤四中所述埋氧层的一端位于所述N型阱区内。

优选地，步骤五中利用光刻和刻蚀在所述N型阱区形成沟槽，之后在所述沟槽中填充二氧化硅形成所述STI区域。