[发明专利]存储器电路

说明书

本公开涉及一种存储器电路。根据本公开的一方面，存储器电路包含：第一存储单元，具有第一电阻器；第二存储单元，具有第二电阻器；写入驱动器，配置成将第一电阻器设定为第一电阻值；第二写入驱动器，配置成将第二电阻器设定为第二电阻值；差分电流感测电路，配置成基于第一电阻值和第二电阻值确定第一存储单元与第二存储单元之间的差分电流；以及三进制权重检测器，配置成基于差分电流确定在第一三进制权重、第二三进制权重以及第三三进制权重中选出的三进制权重。

技术领域

本发明的实施例涉及一种存储器电路。

背景技术

通常，通过中央处理器(CPU)执行计算。为了将计算速度提高到更高水平，已利用‘存储器内计算’的技术，从而导致计算速度显著提高且所述技术在近期将成为趋势。存储器内计算是指一种技术，所述技术在存储器器件自身内执行计算而无需将数据传输到CPU以进行计算，且可导致更高的计算速度且在大量数据盛行的时代产生显著改善。一种用于实施存储器内计算的技术将卷积神经网络(Convolutional Neural Network,CNN)或深度神经网络(Deep neural Network,DNN)应用到计算机存储器设计的领域中。相应的，如何在计算机存储器中实施CNN或DDN已成为本领域的普通技术人员的热门话题。

在CNN或DNN的领域内，权重的一个实施方案是使用存储单元的电路。举例来说，字线的传导时间可视为输入，且存储在单元中的位可与权重相对应。随着时间推移，可通过执行向量矩阵乘法来获得权重、位线的电流、单元的输出。参看绘示用于实施权重的存储单元的概念图的图1。输入X_i为施加在位线上的电压，且X_i与施加在位线上的电压的时间段或持续时间相关联。W_ij为存储在单元中或单元之间的数据位，且可基于来自所述单元的电流而获得数据位的值。

举例来说，如果单元与低电阻相对应，那么电流将较低。如果接着电流较低，那么数据位可视为表示‘0’。相反，如果单元与高电阻相对应，那么电流将较高。如果电流较高，那么数据位将视为表示‘1’。接着可根据X_i和W_ij的全部乘积的总和来确定输出，所述总和可表示为：Y_i＝∑_iX_iW_ij。具体来说，X_i和W_ij的乘积将指可接着转换成脉冲宽度且接着相应地输出为数字值的电荷(时间和电流的乘积)。

然而，为了通过使用存储器电路来实施神经网络的权重，一个常规概念是使用每单元一个二进制权重来实施近存储器计算。在此方案下，存储器电路可含有多个单元，且多个单元中的每一个可用作用于存储神经网络的二进制权重的临时性或永久性存储器。读出放大器可连接到单元中的一或多个，且配置成读出存储在单元中的每一个中的二进制权重。举例来说，假设存在两个电阻式单元(RL和RH)。RL单元可存储二进制值1的权重而RL单元可存储二进制值0的权重。在根据预定顺序(每周期N位)存取存储单元的权重之后，可获得用于神经网络操作的权重。

存储器电路的多个单元可经配置为多个行和多个列的矩阵。每一行将连接到不同字线，且每一字线可连接到数/模转换器(digital to analog converter,DAC)，所述数/模转换器将输出用于激活每一行的信号。每一列将连接到不同位线，所述不同位线可连接到模/数转换器(analog to digital converter,ADC)。每一地址位置处的权重(即，第i行和第j列处的权重(W_ij))可按存储单元处的电流的电荷计，且存储器位置处的电流的电荷可因此转换成表示存储单元的二进制权重的数字值。

然而，存储单元的数据位将为表示‘0’或‘1’的二进制数。所述数据位不能模拟学习期间的情形，例如涉及‘是’、‘否’以及如‘可能(maybe)’的第三种可能性的情形。因此，可能需要两个位以实施CCN或DNN的二进制权重。因此，权重的二进制实施方案可引起计算缓慢和存储器器件过热。