[发明专利]一种芯片顶层狭长通道的自动布线方法、装置及存储介质

说明书

本发明公开了一种芯片顶层狭长通道的自动布线方法、装置及存储介质，所述方法包括：在待布线通道的横向通道与纵向通道相衔接的拐角处设置第一布线缓冲区；其中，所述布线缓冲区排列有若干缓冲器单元，且每一待布线的信号管脚与一缓冲单元对应；根据若干所述缓冲器单元进行自动布线；其中，在进行自动布线时，各信号管脚的横向走线与所述横向通道的边缘平行，且在各信号管脚所对应的缓冲单元处布设与横向走线垂直的纵向走线。通过实施本发明实施例能够解决现有技术在狭长通道自动布线时存在的绕线拥塞问题。

技术领域

本发明涉及芯片设计技术领域，尤其涉及一种芯片顶层狭长通道的自动布线方法、装置及存储介质。

背景技术

随着集成电路规模的进一步扩大，工艺节点尺寸逐步缩小，越来越多芯片在物理实现阶段会采取多层级的实现方式，常见的是两层或者三层的设计结构，多层级设计结构的优势是各个层级模块并行实现，以此提高芯片物理设计阶段的实现效率。多层级结构划分时候需要考虑到要被划分出的单个模块的逻辑量大小，功能复杂性以及物理可实现性。最高层级也称作顶层，顶层一般会保留芯片输入输出信号模块，时钟树产生模块，芯片全局复位模块，芯片总线控制模块，其余逻辑都会划分给下一层级来做物理实现。

按照划分的顶层加模块的物理实现方式，顶层会出现比较多的狭长通道，而现有技术采用EDA工具在狭长通道内进行自动布线，但是，现有EDA的算法摆放基本单元门的时候会按照距离最短来处理，这样会造成逻辑单元都会贴在狭长通道的一边摆放，从而导致沿着一边存在绕线资源严重不足的问题(如图1所示，狭长通道中横向走线和纵向走线都沿通道的一边进行自动布线，进而导致绕线资源不足的问题)，进而导致最终设计出来的芯片物理上狭长通道内存在局部绕线拥塞问题，绕线拥塞意味着芯片物理不可实现，对于多层级设计，顶层狭长通道的绕线问题亟待解决。

发明内容

本发明实施例提供一种芯片顶层狭长通道的自动布线方法、装置及存储介质，能解决现有技术在狭长通道自动布线时存在的绕线拥塞问题。

本发明一实施例提供一种芯片顶层狭长通道的自动布线方法，包括：

在在待布线通道的横向通道与纵向通道相衔接的拐角处设置第一布线缓冲区；其中，所述布线缓冲区排列有若干缓冲器单元，且每一待布线的信号管脚与一缓冲单元对应；

根据若干所述缓冲器单元进行自动布线；其中，在进行自动布线时，各信号管脚的横向走线与所述横向通道的边缘平行，且在各信号管脚所对应的缓冲单元处布设与横向走线垂直的纵向走线。

进一步的，所述第一布线缓冲区的设置方法包括：

获取待布线的信号管脚数量、相邻两信号管脚之间的距离、横向通道宽度以及纵向通道宽度；

根据所述信号管脚数量、相邻两信号管脚之间的距离、所述横向通道宽度以及所述纵向通道宽度，选定尺寸符合以下条件的若干缓冲单元：

将所选定的缓冲单元排列为N行,且每行所包含的缓冲单元数量为M，生成所述第一布线缓冲区；其中，M＝ceil(W/I)、ceil()为进一取整函数、X为待布线的信号管脚数量、I为相邻两信号管脚之间的距离、A为横向通道宽度、B为纵向通道宽度、W为缓冲单元的宽、L为缓冲单元的长、D为相邻两行第一个缓冲单元之间横线坐标的预设差值。

进一步的，还包括：在判断所述横向通道的长度超过第一预设阈值时，在所述横向通道中设置第二布线缓冲区；其中，所述第二布线缓冲区中的缓冲单元纵向排布为一列，且缓冲单元的数量为量为N。

进一步的，还包括：在判断所述纵向通道的长度超过第二预设阈值时，在所述纵向通道中设置第三布线缓冲区；其中，所述第三布线缓冲区中的缓冲单元横向排布为一列，且缓冲单元的数量为量为M。

在上述方法项实施例的基础上，本发明对应提供了装置项实施例；