[发明专利]一种SRAM存储单元、SRAM存储器以及数据存储方法

权利要求书

1.一种SRAM存储单元，其特征在于，所述SRAM存储单元包括主电路和从属电路；

所述主电路包括交叉耦合的第一反相器和第二反相器，所述第一反相器和所述第二反相器相互交叉耦合后，形成有第一存储节点和第二存储节点；

所述从属电路包括串接在所述第二反相器的输出端和所述第一反相器的输入端的第一开关电路；所述从属电路还包括依次串接在所述第一存储节点和所述第二存储节点之间的第二开关电路、反相器电路以及第三开关电路；

在一个存储周期内，当对所述第一开关电路、所述第二开关电路以及所述第三开关电路依次按照第一控制方式和第二控制方式进行控制后，所述第一存储节点和所述第二存储节点中的存储电位发生翻转。

2.根据权利要求1所述的SRAM存储单元，其特征在于，所述第一控制方式和所述第二控制方式均为向所述第一开关电路、所述第二开关电路以及所述第三开关电路上施加不同的控制信号。

3.根据权利要求2所述的SRAM存储单元，其特征在于，所述控制信号包括第一控制信号、第二控制信号、第三控制信号以及第四控制信号；

所述第一开关电路的第一控制端与所述第一控制信号相连接，所述第一开关电路的第二控制端与所述第二控制信号相连接；

所述第二开关电路的第一控制端与所述第三控制信号相连接，所述第二开关电路的第二控制端与所述第四控制信号相连接；

所述第三开关电路的第一控制端与所述第四控制信号相连接，所述第三开关电路的第二控制端与所述第三控制信号相连接。

4.根据权利要求3所述的SRAM存储单元，其特征在于，在一个周期内，在所述第一存储节点由高电平翻转为低电平，所述第二存储节点由低电平翻转为高电平的过程中，所述第一控制方式所包括的所述第一控制信号为高电平，所述第二控制信号为低电平，所述第三控制信号为高电平，所述第四控制信号为低电平；所述第二控制方式所包括的所述第一控制信号为低电平，所述第二控制信号为高电平，所述第三控制信号为低电平，所述第四控制信号为高电平。

5.根据权利要求3所述的SRAM存储单元，其特征在于，在一个周期内，在所述第一存储节点由低电平翻转为高电平，所述第二存储节点由高电平翻转为低电平的过程中，所述第一控制方式所包括的所述第一控制信号为高电平，所述第二控制信号为低电平，所述第三控制信号为高电平，所述第四控制信号为低电平；所述第二控制方式所包括的所述第一控制信号为低电平，所述第二控制信号为高电平，所述第三控制信号为低电平，所述第四控制信号为高电平。

6.根据权利要求1-5任一项所述的SRAM存储单元，其特征在于，所述第一开关电路、所述第二开关电路和所述第三开关电路均为传输门电路。

7.根据权利要求6所述的SRAM存储单元，其特征在于，所述第一开关电路的第一控制端为传输门中N型mos管的栅极，所述第一开关电路的第二控制端为传输门中p型mos管的栅极，所述第一开关电路的输入端与所述第二反相器的输出端相连接，所述第一开关电路的输出端与所述第一反相器的输入端相连接；和/或，

所述第二开关电路的第一控制端为传输门中N型mos管的栅极，所述第二开关电路的第二控制端为传输门中P型mos管的栅极，所述第二开关电路的输入端与所述第二存储节点相连接，所述第二开关电路的输出端与所述反相器电路的输入端相连接；和/或，

所述第三开关电路的第一控制端为传输门中N型mos管的栅极，所述第三开关电路的第二控制端为传输门中P型mos管的栅极，所述第三开关电路的输入端与所述反相器电路的输出端相连接，所述第三开关电路的输出端与所述第一存储节点相连接。

8.根据权利要求6所述的SRAM存储单元，其特征在于，所述反相器电路包括串接的第三反相器和第四反相器，所述第二开关电路的输出端与所述第三反相器的输入端相连接，所述第三反相器的输出端与所述第四反相器的输入端电连接。

9.一种SRAM存储器，其特征在于，所述SRAM存储器包括权利要求1-8任一项所述的SRAM存储单元。

10.一种数据存储方法，其特征在于，应用于权利要求1-8任一项所述的SRAM存储单元，所述存储方法包括：

在一个存储周期的控制阶段，按照第一控制方式，对所述第一开关电路、所述第二开关电路以及所述第三开关电路进行控制；

保持所述第一控制方式第一控制时间后，按照第二控制方式，对所述第一开关电路、所述第二开关电路以及所述第三开关电路进行控制；所述第一存储节点和所述第二存储节点的存储电位发生翻转。