[发明专利]具有减小的干扰的三维存储器件及编程方法

说明书

公开了3D存储器件和用于操作所述3D存储器件的方法的实施例。在示例中，公开了一种用于操作3D存储器件的方法。所述3D存储器件包括存储堆栈，每个存储堆栈在竖直方向上包括多个存储层。第一存储堆栈中的每个存储层被第一编程。第一编程包括将编程电压施加至所述存储层，并且将小于所述编程电压的第一沟道通过电压施加至其余存储层中的每者。处于所述第一存储堆栈上方的第二存储堆栈中的每个存储层被第二编程，所述第二编程包括：将所述编程电压施加至所述存储层，并且将所述第一沟道通过电压施加至其余存储层中的每者。所述第二编程还包括：将小于所述第一沟道通过电压的第二沟道通过电压施加至所述第一存储堆栈中的每个存储层。

本申请为分案申请，其原申请是于2019年8月20日(国际申请日为2019年5月29日)向中国专利局提交的专利申请，申请号为201980001386.9，发明名称为“具有减小的干扰的三维存储器件编程”。

相关申请的交叉引用

本申请要求2019年3月29日提交的中国专利申请No.201910252053.5的优先权，通过引用将该中国专利申请的全文并入本文。

背景技术

本公开的实施例涉及三维(3D)存储器件及其操作方法。

通过改进工艺技术、电路设计、程序设计算法和制作工艺使平面存储单元缩小到更小的尺寸。然而，随着存储单元的特征尺寸接近下限，平面工艺和制作技术变得更加困难，而且成本更加高昂。结果，平面存储单元的存储密度接近上限。

3D存储架构能够解决平面存储单元中的密度限制。3D存储架构包括存储阵列以及用于控制往返于存储阵列的信号的外围器件。

发明内容

文中公开了3D存储器件和用于操作3D存储器件的方法的实施例。

在一个示例中，公开了一种用于操作3D存储器件的方法。所述3D存储器件包括多个存储堆栈，每个存储堆栈在竖直方向上包括多个存储层。所述多个存储堆栈中的第一存储堆栈中的每个存储层被第一编程。第一编程包括将编程电压施加至存储层并且将小于编程电压的第一沟道通过电压施加至第一存储堆栈中的其余存储层中的每者。多个存储堆栈中的处于第一存储堆栈上方的第二存储堆栈中的每个存储层被第二编程。第二编程包括将编程电压施加至存储层，并且将第一沟道通过电压施加至第二存储堆栈中的其余存储层中的每者。第二编程还包括将小于第一沟道通过电压的第二沟道通过电压施加至第一存储堆栈中的每个存储层。

在另一示例中，公开了一种用于操作3D存储器件的方法。所述3D存储器件包括：多个存储堆栈，每个存储堆栈在竖直方向上包括多个存储层；以及在竖直方向上处于第一存储堆栈和第二存储堆栈之间的多个第一虚设存储层。所述多个存储堆栈中的第一存储堆栈中的每个存储层被第一编程。第一编程包括将编程电压施加至所述存储层并且将小于所述编程电压的沟道通过电压施加至第一存储堆栈中的其余存储层中的每者。所述多个存储堆栈中的处于第一存储堆栈上方的第二存储堆栈中的每个存储层被第二编程。第二编程包括将编程电压施加至存储层，并且将所述沟道通过电压施加至所述第二存储堆栈中的其余存储层中的每者。第二编程还包括将0V电压施加到第一虚设存储层中的至少一个。第二编程还包括将0V电压施加到第一存储堆栈中的每个存储层。

在又一示例中，一种3D存储器件包括外围电路和多个存储堆栈，每个存储堆栈在竖直方向上包括多个存储层。所述外围电路被配置为对所述多个存储堆栈中的第一存储堆栈中的每个存储层编程，并且之后对所述多个存储堆栈中的处于第一存储堆栈上方的第二存储堆栈中的每个存储层编程。为了对第一存储堆栈中的每个存储层编程，所述外围电路被进一步配置为将编程电压施加至所述存储层并且将小于所述编程电压的第一沟道通过电压施加至第一存储堆栈中的其余存储层中的每者。为了对第二存储堆栈中的每个存储层编程，所述外围电路被进一步配置为将编程电压施加至存储层，并且将第一沟道通过电压施加至第二存储堆栈中的其余存储层中的每者，并且将小于第一沟道通过电压的第二沟道通过电压施加至第一存储堆栈中的每个存储层。