[发明专利]VBO信号的处理方法、装置以及显示面板有效
申请号: | 202110194777.6 | 申请日: | 2021-02-21 |
公开(公告)号: | CN112969036B | 公开(公告)日: | 2023-05-30 |
发明(设计)人: | 肖光星 | 申请(专利权)人: | TCL华星光电技术有限公司 |
主分类号: | H04N5/262 | 分类号: | H04N5/262;H04N5/268;H04N7/01 |
代理公司: | 深圳紫藤知识产权代理有限公司 44570 | 代理人: | 远明 |
地址: | 518132 广东*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | vbo 信号 处理 方法 装置 以及 显示 面板 | ||
1.一种VBO信号的处理方法,其特征在于,应用于VBO信号的处理装置,所述处理装置包括接收数字逻辑模块、接收模拟电路模块以及第一锁相环模块,所述接收数字逻辑模块包括串转并模块,所述VBO信号的处理方法包括:
所述接收数字逻辑模块在VBO信号的处理装置通电时保持复位状态;
所述接收模拟电路模块进行初始化;
所述接收数字逻辑模块解除复位状态;
所述串转并模块对输入的VBO信号进行串转并,得到预设位宽的并行数据;
所述第一锁相环模块复位;
所述接收模拟电路模块进入正常工作状态。
2.根据权利要求1所述的VBO信号的处理方法,其特征在于,所述VBO信号包括数据信号和初始时序控制信号;
所述串转并模块对输入的VBO信号进行串转并,得到预设位宽的并行数据,包括:
所述第一锁相环模块获取晶振的标准时钟信号;
所述第一锁相环模块基于所述标准时钟信号对所述初始时序控制信号进行同步,得到目标时序控制信号;
所述串转并模块基于目标时序控制信号对所述数据信号进行串转并,得到预设位宽的并行数据。
3.根据权利要求1所述的VBO信号的处理方法,其特征在于,所述接收数字逻辑模块包括解码模块;
所述第一锁相环模块复位之前,包括:
所述解码模块对所述并行数据进行解码,得到可识别数据。
4.根据权利要求3所述的VBO信号的处理方法,其特征在于,所述接收数字逻辑模块包括解扰码模块;
所述第一锁相环模块复位之前,包括:
所述解扰码模块对所述可识别数据进行解扰码,得到解扰码后的数据。
5.根据权利要求4所述的VBO信号的处理方法,其特征在于,所述接收数字逻辑模块包括解压缩模块;
所述第一锁相环模块复位之前,包括:
所述解压缩模块对所述解扰码后的数据进行解压缩,得到解压缩后的数据。
6.根据权利要求5所述的VBO信号的处理方法,其特征在于,所述处理装置还包括发射数字逻辑模块、发射模拟电路模块以及第二锁相环模块,所述处理方法还包括:
所述发射数字逻辑模块在VBO信号的处理装置通电时保持复位状态;
所述发射模拟电路模块进行初始化;
所述发射数字逻辑模块解除复位状态;
所述第二锁相环模块复位;
所述发射模拟电路模块进入正常工作状态。
7.根据权利要求6所述的VBO信号的处理方法,其特征在于,所述发射数字逻辑模块包括并转串模块、编码模块、扰码模块以及压缩模块;
所述第二锁相环模块复位之前,包括:
所述压缩模块对输入的数据进行压缩,得到压缩后的数据;
所述扰码模块对所述压缩后的数据进行扰码,得到扰码后的数据;
所述编码模块对所述扰码后的数据进行编码,得到编码后的数据;
所述并转串模块对编码后的数据进行并转串,得到串行数据。
8.一种VBO信号的处理装置,其特征在于,所述处理装置包括:
接收数字逻辑模块,所述接收数字逻辑模块在VBO信号的处理装置通电时保持复位状态,所述接收数字逻辑模块包括串转并模块;
接收模拟电路模块,所述接收模拟电路模块在所述接收数字逻辑模块复位后进行初始化;
所述接收数字逻辑模块还用于在所述接收模拟电路模块初始化后解除复位状态;
第一锁相环模块,所述第一锁相环模块在所述接收数字逻辑模块解除复位状态后复位,所述第一锁相环模块复位之前,所述串转并模块对输入的VBO信号进行串转并,得到预设位宽的并行数据;
所述接收模拟电路模块在所述第一锁相环模块复位后进入正常工作状态。
9.一种显示面板,其特征在于,所述显示面板包括权利要求8所述的VBO信号的处理装置。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于TCL华星光电技术有限公司,未经TCL华星光电技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110194777.6/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种极压抗磨剂及其制备方法
- 下一篇:一种煤炭破碎装置