[发明专利]一种高精度、高稳定度频标电路

权利要求书

1.一种高精度、高稳定度频标电路，其特征在于：所述高精度、高稳定度频标电路包括：控制器、高精度时钟源、FPGA单元、整形电路、恢复开关单元、驱动电路阵列以及选通控制单元；控制器与FPGA单元连接，高精度时钟源连接到FPGA单元内的任意分频器，FPGA单元内的任意分频器连接控制累加器和整形电路，控制累加器通过控制逻辑控制任意分频器；整形电路通过恢复开关单元连接驱动电路阵列；恢复开关单元受控于选通控制单元；驱动电路阵列包含多个驱动子电路，每个驱动子电路互为备用支路；每个驱动子电路包含的电子元器件数量为N，N为大于1的正整数；每个电子元器件均配置有用于检测故障的故障检测单元，所述选通控制单元包括：所述驱动子电路的选通受控于恢复开关；恢复开关受控于恢复开关控制信号寄存器；恢复开关控制信号寄存器连接有故障计数器，故障计数器连接正常计数器；功能校验器连接电子元器件状态寄存器，电子元器件状态寄存器连接有电子元器件计数器和恢复开关控制信号寄存器；恢复开关控制信号寄存器控制恢复开关完成故障驱动子电路的切换，实现故障恢复；选通控制单元还包括激励信号产生器；故障计数器、正常计数器以及电子元器件计数器共同连接或门后，或门输出修复完成信号；故障计数器输出驱动电子元器件故障个数和故障进位，正常计数器输出正常电子元器件个数、正常进位，电子元器件计数器输出电子元器件数；电子元器件状态诊断结果存储在电子元器件状态寄存器中；电子元器件计数器从第一个电子元器件开始对所有电子元器件遍历计数；功能校验器通过接收电子元器件的校验信息、电子元器件故障检测单元反馈的响应信号分析计算出电子元器件的状态诊断结果并输出到电子元器件状态寄存器；

控制器用于接收控制指令完成对输出信号的频率设置，使能输出信号；

FPGA单元用于接收设定频率值，并对高精度时钟源进行分频处理，输出设置的频标信号。

2.根据权利要求1所述的高精度、高稳定度频标电路，其特征在于：计数器为具有计数、保持、置位、进位输出功能的同步计数器。

3.根据权利要求1所述的高精度、高稳定度频标电路，其特征在于：功能校验器的输入端连接故障检测单元检测信号；

功能校验器包括比较器、与门、或门、第一D触发器及第二D触发器；

第一D触发器一端连接与门，另一端连接比较器，与门另一端输入连接reset端和第二D触发器所连与门的输入端，与门输出一端连接或门，另一端连接逻辑0；

第一D触发器一端连接与门，另一端连接比较器，与门另一端输入连接reset端和第一D触发器所连与门的输入端，与门输出一端连接或门，另一端连接逻辑1；

比较器的输入为校验信息；当检测结果与校验信息相同则输出逻辑1，否则输出逻辑0。

4.根据权利要求1所述的高精度、高稳定度频标电路，其特征在于：任意分频器包括控制分频单元，以及与控制分频单元连接的偶数分频器、奇数分频器、小数分频器以及分数分频器。