[发明专利]一种上电复位电路

说明书

本发明提供一种上电复位电路，包括：第一分压模块，其包括多个串联的NMOS管，其中第一个NMOS管的漏极连接于电压源，后一个NMOS管的漏极连接前一个NMOS管的源极，且多个NMOS管的栅极共接于电压源；第二分压模块，与第一分压模块串接，其包括多个串联的native型NMOS管，其中第一个native型NMOS管的漏极连接于第一分压模块最后一个NMOS管的源极，相邻native型NMOS管中，后一个native型NMOS管的漏极连接于前一个native型NMOS管的源极，且每个native型NMOS管的栅极与各自的源极相连接，第二分压模块的接地端接参考地；反相器，连接于第二分压模块最后一个native型NMOS管的源极，反相器的输出端输出复位信号。

技术领域

本发明涉及集成电路技术领域，尤其涉及一种上电复位电路。

背景技术

上电复位为芯片上电后开始工作提供指示。在高精度产品中或者芯片上集成有存储单元IP时，要求比较精确的上电复位点。同时考虑芯片的竞争力，需要上电复位电路尽可能实现低功耗小面积。上电复位电路一般都利用上电过程中不同节点变化不同而产生复位信号。

现有的复位电路通常由分压单元和电压检测单元组成，如图1所示，分压单元由电阻R1和R2组成，电压检测单元由电阻R3和NMOS管MN1组成。该复位电路的工作原理为：开始上电时，电源电压Vdd比较低，分压点电压v1也比较低，并且低于NMOS管MN1的阈值电压，那么NMOS管MN1关闭，此时v2点电压为高，经过反相器INV1，输出的复位信号Rst_b为低电平；随着电源电压Vdd的升高，分压点电压v1也逐步升高，当v1大于NMOS管MN1的阈值电压后，NMOS管MN1导通，这时NMOS管MN1的下拉电流能力大于R3的上拉电流的能力，v2点电压变低，经过反相器INV1后，输出的复位信号Rst_b为高电平。但是，图1所示的复位电路会占用非常大的芯片面积，已不能适应集成电路的发展趋势。

为此，出现了图2所示的复位电路。该方案实现较为简单，利用PMOS管M31'～M3N'串联和NMOS管M41'～M4N'串联，产生V2'节点并将V2'的电压和后级M2'与M5'组成的反相器的阈值电压比较。当电源电压足够高时V2'即超越反相器阈值电压，输出发生翻转。图2的复位电路主要的缺点是，要想实现低功耗设计，必将使用宽长比很小的M31'～M3N'和M41'～M4N'来提高它们的阻抗。这样器件的长度(L)将会很大，从而使面积增大。同时M31'～M3N'和M41'～M4N'为不同类型的MOS管，导致翻转阈值点随温度和工艺偏移较大。

因此，期待一种新的上电复位电路，能够减少功耗和面积，提高复位点的精确度。

发明内容

本发明揭示了一种上电复位电路，能够减少功耗和面积，提高复位点的精确度。

为解决上述技术问题，本发明提供了一种上电复位电路，包括：

第一分压模块，所述第一分压模块包括多个串联的NMOS管，其中第一个所述NMOS管的漏极连接于电压源，后一个所述NMOS管的漏极连接前一个所述NMOS管的源极，且多个所述NMOS管的栅极共接于所述电压源；

第二分压模块，与所述第一分压模块串接，所述第二分压模块包括多个串联的native型NMOS管，其中第一个所述native型NMOS管的漏极连接于所述第一分压模块最后一个所述NMOS管的源极，相邻所述native型NMOS管中，后一个所述native型NMOS管的漏极连接于前一个所述native型NMOS管的源极，且每个所述native型NMOS管的栅极与各自的源极相连接，所述第二分压模块的接地端接参考地；

反相器，连接于所述第二分压模块最后一个所述native型NMOS管的源极，所述反相器的输出端输出复位信号。

作为可选方案，所述反相器包括CMOS反相器。