[发明专利]具有纠错能力的NAND Flash控制器及控制方法

权利要求书

1.一种具有纠错能力的NAND Flash控制器，其特征在于，包括：

AHB slave接口模块，用于实现AMBA_AHB总线要求的时序，使得所述NAND Flash控制器被作为一个AHB总线的从设备，供主设备调用和访问；

数据缓存模块，用于缓存读或写的数据；

主控逻辑模块，用于负责所述控制器的状态机控制以及数据处理调度；

ECC模块，用于采用QC-LDPC纠错码对存储数据进行编码和译码，对存储器读出的数据进行校验和纠错，以及配置选择硬判决译码或软判决译码；

NAND Flash物理接口模块，用于根据主控逻辑模块产生的指令，对所述存储器进行读写。

2.根据权利要求1所述的一种具有纠错能力的NAND Flash控制器，其特征在于，在所述AHB slave接口模块中，寄存器配置以及数据访问均使用同一套AHB-lite bus。

3.根据权利要求1所述的一种具有纠错能力的NAND Flash控制器，其特征在于，所述数据缓存模块包括数据位宽处理、寄存器堆和页buffer，所述页buffer为一个数据宽度为8bits、深度为2048的片内RAM，用于读或写数据的缓存。

4.根据权利要求1所述的一种具有纠错能力的NAND Flash控制器，其特征在于，所述主控逻辑模块内设有指令寄存器、参数寄存器、地址寄存器、状态寄存器和数据寄存器；

所述主控逻辑模块具有两层嵌套的状态机，根据指令产生对应的控制信号。

5.根据权利要求1所述的一种具有纠错能力的NAND Flash控制器，其特征在于，所述硬判决译的步骤，包括：

从Flash存储器里面读取出9216bits比特序列z，对比特序列z进行译码，译码后的信息为c，从c序列里面截取前面8192bits作为译码结果u1，如果u1与原序列相同，则译码成功；否则，译码失败。

6.根据权利要求5所述的一种具有纠错能力的NAND Flash控制器，其特征在于，所述对比特序列z进行译码，包括：

A1、根据比特序列z计算校正子s＝[s₀ s₁ s₂…s_M-1]，其中计算公式为：

若s＝[s₀ s₁ s₂…s_M-1]里面的元素全为0，停止迭代并显示解码成功；反之，执行步骤A2：

A2、对硬判决序列每一比特z_n，计算校正子为1的校验方程的个数f_n：

从所有的f_n，中找到最大的一个数字，记为f_max；这里max表示为一个位置，将要翻转的z序列里面的第max位，如果z_max＝0，则翻转为1；否则，翻转为0；得到新的硬判决z序列；

A3、重复步骤A1和A2，直至译码成功，或者达到最大迭代次数。

7.根据权利要求1所述的一种具有纠错能力的NAND Flash控制器，其特征在于，所述软判决译的步骤，包括：

从Flash存储器里面读取出9216bits比特序列z，根据比特序列z生成9216个软信息；

将9216个软信息传进变量节点Qn，进行最小和算法的迭代译码，每次迭代结束后，对新的变量节点软信息进行判决，

如果软信息中的第一位是“1”，译码序列的比特译为“0”；如果软信息中的第一位是“0”，则对应的比特译码结果为“1”，从而得出译码后的信息c；

计算并判断c×H^T＝0是否成立，若成立，则译码成功，退出迭代；否则，译码失败；其中H为校验矩阵。