[发明专利]FPGA测试程序更新方法、装置、电子设备及存储介质

说明书

本发明涉及计算机技术领域，公开了一种FPGA测试程序更新方法、装置、电子设备及存储介质。所述方法包括：获取对应于FPGA验证模块的初始FPGA比特流，并根据初始FPGA比特流对FPGA验证模块进行配置，得到初始配置后的FPGA验证模块；根据测试任务获取更新测试文件，并根据更新测试文件生成部分更新比特流；根据部分更新比特流对初始配置后的FPGA验证模块的可重构区域进行配置，以实现测试程序更新。本发明通过指令存储器所在的可重构区域的动态更换功能，从而实现测试程序的更新，仅需综合一次完整的FPGA，不同的测试程序通过综合可重构区域，生成部分重构比特流，减小了各比特流的大小，缩短了所需时间。

技术领域

本发明涉及计算机技术领域，尤其涉及一种FPGA测试程序更新方法、装置、电子设备及存储介质。

背景技术

验证在RISC-Ⅴ（Reduced Instruction Set Computing Five，精简指令集）处理器设计中起着非常重要的作用。由于处理器的FPGA（Field Programmable Gate Array，现场可编程逻辑门阵列）原型验证运行速度快，更接近处理器的真实运行环境，成为RISC-V处理器的重要的验证手段。

传统FPGA的一个缺点是，即使需要更新FPGA上的一小部分逻辑，FPGA也必须停止运行并重构整个逻辑，使得更新需要花费很多时间。在验证过程中，需要运行大量的测试用例来验证处理器核的功能正确性和进行性能评估。因此，需要不断地更新测试程序。目前的程序更新方法均要将程序烧写至Flash芯片（编码型快闪记忆体），而烧写所需的时间长。处理器核验证需要运行大量的测试程序，读写Flash芯片将消耗大量的时间。虽然上位机可以通过JTAG（Joint Test Action Group，联合测试工作组接口）直接配置FPGA，从而省略烧写过程，但是上述方法每次更新程序都要重新综合整个FPGA设计，而根据设计规模大小不同，综合过程往往花费很长时间（例如：几十分钟以上）。

上述内容仅用于辅助理解本发明的技术方案，并不代表承认上述内容是现有技术。

发明内容

本发明的主要目的在于提供一种FPGA测试程序更新方法、装置、电子设备及存储介质，旨在解决现有技术中处理器核FPGA程序重新综合整个FPGA设计导致更新所需时间长的技术问题。

为实现上述目的，本发明提供了一种FPGA测试程序更新方法，所述方法包括：

获取对应于FPGA验证模块的初始FPGA比特流，并根据所述初始FPGA比特流对FPGA验证模块进行配置，得到初始配置后的FPGA验证模块；

根据测试任务获取更新测试文件，并根据所述更新测试文件生成部分更新比特流；

根据所述部分更新比特流对所述初始配置后的FPGA验证模块的可重构区域进行配置，以实现测试程序更新。

可选地，所述获取对应于FPGA验证模块的初始FPGA比特流，并根据所述初始FPGA比特流对FPGA验证模块进行配置，得到初始配置后的FPGA验证模块的步骤，具体包括：

获取对应于FPGA验证模块的初始FPGA比特流，所述初始FPGA比特流中不包括测试程序；

根据所述初始FPGA比特流对FPGA验证模块进行配置，得到初始配置后的FPGA验证模块。

可选地，所述获取对应于FPGA验证模块的初始FPGA比特流，并根据所述初始FPGA比特流对FPGA验证模块进行配置，得到初始配置后的FPGA验证模块的步骤，具体包括：

获取初始测试程序，并根据所述初始测试程序生成对应于FPGA验证模块的初始FPGA比特流；

根据所述初始FPGA比特流对FPGA验证模块进行配置，得到初始配置后的FPGA验证模块。

可选地，所述根据测试任务获取更新测试文件，并根据所述更新测试文件生成部分更新比特流的步骤，具体包括：

根据测试任务生成对应的更新测试文件；