[发明专利]编码控制方法、存储器存储装置及存储器控制电路单元

说明书

本发明提供一种编码控制方法、存储器存储装置及存储器控制电路单元。所述方法包括：利用多个第一主机至装置(H2D)存取操作从主机系统读取多个第一数据单元；根据第一数据单元产生至少一第一奇偶单元；利用至少一第一装置至主机(D2H)存取操作将第一奇偶单元传送至主机系统；利用多个第二H2D存取操作从主机系统读取多个第二数据单元；在不从主机系统读取第一奇偶单元的前提下，根据第一奇偶单元与第二数据单元产生至少一第二奇偶单元；利用至少一第二D2H存取操作将第二奇偶单元传送至主机系统；以及将第一数据单元与第二数据单元存储至第一实体单元。因此，可提高在主机存储器缓存架构下的数据传输和/或编码效率。

技术领域

本发明涉及一种存储器控制技术，尤其涉及一种编码控制方法、存储器存储装置及存储器控制电路单元。

背景技术

数码相机、移动电话与MP3播放器在这几年来的成长十分迅速，使得消费者对存储媒体的需求也急速增加。由于可复写式非易失性存储器模块(rewritable non-volatilememory module)(例如，快闪存储器)具有数据非易失性、省电、体积小，以及无机械结构等特性，所以非常适合内建于上述所举例的各种可携式多媒体装置中。

某些类型的存储器存储装置支持主机存储器缓存(host memory buffering)技术。在采用主机存储器缓存的架构中，存储器存储装置可利用主机系统的存储器来作为存储器存储装置的缓存器，并可主动对主机系统的存储器进行数据存取。一般来说，使用主机存储器缓存可提高存储器存储装置的缓存效率和/或降低存储器存储装置的建置成本。然而，在基于主机存储器缓存来进行数据编码时，可能会因为需要频繁地从主机存储器缓存器(host memory buffer)读取编码过程中使用的过渡数据而导致来自主机系统的待编码数据的传输频宽降低。

发明内容

本发明提供一种编码控制方法、存储器存储装置及存储器控制电路单元，可提高在主机存储器缓存架构下的数据传输和/或编码效率。

本发明的范例实施例提供一种编码控制方法，其用于存储器存储装置。所述存储器存储装置包括编码电路与可复写式非易失性存储器模块。所述可复写式非易失性存储器模块包括多个实体单元。所述编码控制方法包括：利用多个第一主机至装置(host todevice,H2D)存取操作从主机系统读取多个第一数据单元；由所述编码电路执行第一编码操作以根据所述多个第一数据单元产生至少一第一奇偶单元；利用至少一第一装置至主机(device to host,D2H)存取操作将所述至少一第一奇偶单元传送至所述主机系统；利用多个第二H2D存取操作从所述主机系统读取多个第二数据单元；在不从所述主机系统读取所述至少一第一奇偶单元中的任一者的前提下，由所述编码电路执行第二编码操作以根据所述至少一第一奇偶单元的至少其中之一与所述多个第二数据单元产生至少一第二奇偶单元；利用至少一第二D2H存取操作将所述至少一第二奇偶单元传送至所述主机系统；以及将所述多个第一数据单元与所述多个第二数据单元存储至所述多个实体单元中的第一实体单元。

在本发明的一范例实施例中，所述的编码控制方法还包括：将所述第一实体单元决定为开启单元；以及在所述第一实体单元作为所述开启单元使用的状态下，将来自所述主机系统的所述多个第一数据单元与所述多个第二数据单元存储至所述第一实体单元。

在本发明的一范例实施例中，所述的编码控制方法还包括：在所述第一实体单元作为开启单元使用的状态下，利用至少一第三H2D存取操作从所述主机系统读取至少一第三奇偶单元，其中所述至少一第三奇偶单元包含属于所述至少一第一奇偶单元或所述至少一第二奇偶单元的奇偶单元；以及由所述编码电路根据所述至少一第三奇偶单元解码从所述第一实体单元读取的数据。