[发明专利]半导体装置的制造方法

说明书

一种半导体装置的制造方法，包括提供具有基板与鳍片的结构。鳍片具有不同第一半导体材料与第二半导体材料的第一层与第二层。第一层与第二层交替堆叠于基板之上。上述结构还具有齿合鳍片通道区的栅极堆叠以及位于牺牲栅极堆叠侧壁上的栅极间隔物。半导体装置的制造方法还包括：蚀刻鳍片的源极/漏极(S/D)区以产生源极/漏极沟槽；部分地凹蚀于源极/漏极沟槽中露出的第二层，以于第一层的两邻近膜层之间产生间隙；以及于栅极间隔物、第一层与第二层的表面上沉积介电层。介电层部分地填充间隙而保留孔隙，孔隙夹设于第一层的两邻近膜层上的介电层之间。

技术领域

本发明实施例涉及一种半导体装置及其制造方法，特别是涉及一种纳米结构场效晶体管装置及其制造方法。

背景技术

电子产业对较小且快速的电子装置的需求不断增长，这些电子装置同时能够支持许多日益复杂且精密的功能。为了满足这些需求，集成电路产业中出现制造低成本、高性能与低功率的集成电路的持续趋势。至今，通过减少集成电路尺寸(例如，最小集成电路部件尺寸)而改善生产效率并降低相关成本，从而在很大的程度上实现了这些目标。然而，此微缩化也增加了集成电路制程的复杂度。因此，欲实现集成电路装置及其性能的持续演进需要在集成电路制程与技术方面具有相似的进展。

近来，为了改善栅极控制而导入多栅极装置。已观察到多栅极装置能够提升栅极-通道耦合、降低关闭电流以及/或减少短通道效应(short channel effects，SCEs)。一种这样的多栅极装置为全绕式栅极(gate-all-around，GAA)装置，其包括可部分或完全地延伸包覆通道区的栅极结构，以于至少两侧提供途径至通道区。全绕式栅极装置使集成电路技术得以大幅微缩化，维持栅极控制并减缓短通道效应，并同时无缝地与常规集成电路制程整合。随着全绕式栅极装置持续微缩化，当减少栅极电极与源极/漏极部件的寄生电容时产生了许多挑战。因此，虽然现有全绕式装置及其制造方法一般已足以满足其预期目的，但并非在所有方面都完全令人满意。

发明内容

本发明实施例提供一种半导体装置的制造方法。半导体装置的制造方法包括：提供具有基板与鳍片的结构，鳍片具有第一半导体材料的第一层及第二半导体材料的第二层，第一半导体材料与第二半导体材料不同，其中第一层与第二层交替堆叠于基板之上，结构还具有牺牲栅极堆叠及栅极间隔物，牺牲栅极堆叠齿合(engaging)鳍片的通道区，且栅极间隔物位于牺牲栅极堆叠的侧壁上；蚀刻鳍片的源极/漏极(S/D)区以产生源极/漏极沟槽；部分地凹蚀于源极/漏极沟槽中露出的第二层，以于第一层的两邻近膜层之间产生间隙(gap)；以及于栅极间隔物、第一层与第二层的表面上沉积介电层，其中介电层部分地填充间隙而保留孔隙，孔隙夹设于第一层的两邻近膜层上的介电层之间。

本发明实施例亦提供一种半导体装置的制造方法。半导体装置的制造方法包括：提供具有基板与鳍片的结构，鳍片具有交替堆叠的第一层与第二层，其中第一层包括第一半导体材料且第二层包括第二半导体材料，第一半导体材料与第二半导体材料不同；蚀刻鳍片的源极/漏极区以产生源极/漏极沟槽；利用等向性干式蚀刻制程部分地凹蚀于源极/漏极沟槽中露出的第二层，以于第一层的两邻近膜层之间产生至少一间隙；于第一层与第二层的表面上沉积介电层，其中介电层部分地填充间隙而保留孔隙，孔隙位于第一层的两邻近膜层上的介电层的两个部分之间；回蚀刻介电层，以露出源极/漏极沟槽中第一层的表面；以及从源极/漏极沟槽中露出的第一层的至少上述表面外延成长第三半导体材料，其中孔隙保留于第一层的两邻近膜层上的介电层的两个部分之间。

本发明实施例亦提供一种半导体装置。半导体装置包括：基板；两个源极/漏极部件，位于基板之上；半导体层，悬于基板之上并连接两个源极/漏极部件；第一介电层，设置于半导体层的两邻近膜层之间；以及气隙，位于第一介电层与其中一个源极/漏极部件之间。

附图说明

以下实施方式与所附图示一并阅读较容易理解本发明实施例。应强调的是，依据在业界的标准做法，各种特征并未按照比例绘制且仅用以说明例示。事实上，可任意地放大或缩小各种部件的尺寸，以清楚地表现出本发明实施例的特征。