[发明专利]近似算术逻辑电路的最大绝对输出误差的计算方法

说明书

本发明公开了一种近似算术逻辑电路的最大绝对输出误差的计算方法，其通过比较近似算术逻辑电路与原始算术逻辑电路之间输出逻辑函数对应的两个逻辑覆盖之间的差异来计算最大绝对输出误差，而两个逻辑覆盖之间的差异可以通过逻辑覆盖之间的不相交运算来求解，考虑到算术逻辑电路的输入组合数量与输入变量数之间成2的指数次方关系，基于逻辑覆盖不相交运算的计算效率与逻辑覆盖对应的乘积项的数量有关，对逻辑覆盖包含的变量数不敏感，因此在运算效率上，尤其是处理输入变量比较多的逻辑函数时，本发明方法的运算效率更高，使得本发明方法更适合处理大电路。

技术领域

本发明涉及一种数字逻辑电路，尤其是涉及一种近似算术逻辑电路的最大绝对输出误差的计算方法，该计算方法可以实现经近似优化技术优化后得到的近似算术逻辑电路与原始算术逻辑电路之间的最大绝对输出误差的计算，其中原始算术逻辑电路和近似算术逻辑电路的逻辑功能均用“与/或”形式表示。

背景技术

一般情况下，逻辑功能正确是算术逻辑电路设计的首要条件。为了保证算术逻辑电路输出正确，常常不惜牺牲算术逻辑电路的功耗、面积和速度等性能指标。但在实际应用中，待处理的数据中的某些特性，如容错特性，使得一定程度上的计算错误并不影响实际的应用。例如，在多媒体处理中，由于人类的感知能力有限，因此某些错误，例如丢弃特定的帧或小的图像质量损失通常很少影响用户的满意度。另一方面，随着半导体工艺尺寸进入到纳米级，算术逻辑电路的供电电压更低，集成密度更高，算术逻辑电路的输出对工艺参数的波动和故障更敏感。为保证算术逻辑电路的输出正确需要在不同设计层次上进行冗余设计，而这样做会导致显著的额外电路开销，使得算术逻辑电路实现成本将变得更高。待处理的数据自身具有的容错特性，以及在现在集成电路工艺下降低算术逻辑电路的实现高成本，使得人们重新思考逻辑功能“正确”的程度，进而提出在设计中引入近似计算(approximate computing)技术，实现电路优化，提高电路良品率。目前，近似计算技术已应用于从系统、架构、存储、逻辑综合到单元电路设计等不同电路层级的优化，以及FPGA(Field-Programmable Gate Array，现场可编程门阵列)、神经网络、通信、可逆逻辑等诸多方面。

图1给出了一位全加器的逻辑电路图，其中，输入A和B为一位全加器的两个加数，C_I为一位全加器的进位输入，S为一位全加器和的输出，C_O为一位全加器的进位输出。图1所示的一位全加器采用“与/或”形式的逻辑表达式可描述为：其中，符号为异或运算符号，表示对A进行非逻辑运算，表示对B进行非逻辑运算，表示对C_I进行非逻辑运算。

在利用近似计算技术实现算术逻辑电路的优化中，其核心思想是在满足错误约束情况下实现算术逻辑电路的性能提升。以近似图1所示的一位全加器为例，假设用来代替式(1)仍然满足错误约束条件，则一位全加器的复杂度将明显降低，其中，S′为近似一位全加器和的输出，C′_O为近似一位全加器的进位输出。图2给出了图1所示的一位全加器对应的近似一位全加器的逻辑电路图。对比图1和图2，显然图2所示的电路结构要比图1所示的电路结构简单，这意味着在满足实际应用条件下，如果用图2所示的电路结构替代图1所示的电路结构，则可以实现一位全加器电路面积、功耗和速度等方面的提升。由于式(2)的逻辑功能是式(1)的逻辑功能的近似，因此，与式(2)对应的加法器也称为近似加法器。

在基于近似计算技术的算术逻辑电路设计中，假设Z_org表示无错误输出电路即原始算术逻辑电路，Z_ap表示Z_org的近似电路即Z_org的近似算术逻辑电路，R_org(X)表示输入为X时Z_org的输出，R_ap(X)表示输入为X时Z_ap的输出，则Z_ap相对Z_org的绝对输出误差η可以用η＝|R_ap(X)-R_org(X)|来表示，其中，符号“||”为取绝对值符号。