[发明专利]非易失性存储器和制造方法

说明书

本发明的实施例提供了一种具有硬掩模绝缘体的存储单元及其制造方法。在一些实施例中，在衬底上方形成存储单元叠层，其中，存储单元叠层具有底部电极层、位于底部电极层上方的电阻转换电介质层，以及位于电阻转换电介质层上方的顶部电极层。在顶部电极层上方形成第一绝缘层。在第一绝缘层上方形成第一金属硬掩模层。然后，执行一系列蚀刻以图案化第一金属硬掩模层、第一绝缘层、顶部电极层和电阻转换电介质层，以形成第一金属硬掩模、硬掩模绝缘体、顶部电极和电阻开关电介质。本发明的实施例还提供了一种存储器单元。

技术领域

本发明的实施例总体涉及电子电路领域，更具体地，涉及非易失性存储器和制造方法。

背景技术

许多现代电子设备都包含电子存储器。电子存储器可以是易失性存储器或非易失性存储器(NVM)。非易失性存储器能够在没有电源的情况下存储数据，而易失性存储器则不能。诸如磁阻随机存取存储器(MRAM)和电阻式随机存取存储器(RRAM)的非易失性存储器由于其相对简单的结构及其与互补金属氧化物半导体(CMOS)的逻辑器件制作工艺的兼容性而成为下一代非易失性存储器技术的有力的候选者。

发明内容

根据本发明的一个方面，提供了一种用于制造存储单元的方法，所述方法包括：在衬底上方形成存储单元叠层，所述存储单元叠层包括底部电极层、位于所述底部电极层上方的电阻转换电介质层，以及位于所述电阻转换电介质层上方的顶部电极层；在所述顶部电极层上方形成第一绝缘层；在所述第一绝缘层上方形成第一金属硬掩模层；以及执行一系列蚀刻以图案化所述第一金属硬掩模层、所述第一绝缘层、所述顶部电极层和所述电阻转换电介质层，以形成第一金属硬掩模、硬掩模绝缘体、顶部电极和电阻转换电介质。

根据本发明的另一个方面，提供了一种用于制造存储单元的方法，所述方法包括：在衬底上方形成存储单元叠层，所述存储单元叠层包括底部电极层，位于所述底部电极层上方的电阻转换电介质层、位于所述电阻转换电介质层上方的顶部电极层；在所述存储单元叠层上方形成硬掩模叠层，其中，所述硬掩模叠层包括位于底部处且与所述顶部电极层接触的第一绝缘层和由不同于所述顶部电极层的金属材料制成的第一金属硬掩模层；以及进行一系列蚀刻以图案化所述硬掩模叠层、所述顶部电极层、所述电阻转换电介质层和所述底部电极层，以形成硬掩模绝缘体、顶部电极、电阻转换电介质和底部电极。

根据本发明的又一个方面，提供了一种存储器单元，包括：底部电极，设置在衬底上方；电阻转换电介质，设置在所述底部电极上方并且具有可变电阻；顶部电极，设置在所述电阻转换电介质上方；硬掩模绝缘体，直接设置在所述顶部电极上方；以及顶部电极通孔，设置为穿过所述硬掩模绝缘体且到达所述顶部电极，其中，所述硬掩模绝缘体直接接触所述顶部电极并且包括绝缘材料。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。

图1示出了用于制造存储单元的示意图。

图2示出了具有包括绝缘层的硬掩模叠层的存储单元的一些实施例的截面图。

图3示出了具有包括多个绝缘层的硬掩模叠层的图2的存储单元的一些替代实施例的截面图。

图4示出了具有绝缘硬掩模的存储单元的一些实施例的截面图，其中图4的存储单元可以是根据硬掩模叠层，在对图2或图3的存储单元进行图案化之后的最终产品。

图5示出了具有绝缘硬掩模的存储单元的一些替代实施例的截面图。

图6示出了图4和图5的具有绝缘硬掩模的存储单元的一些替代实施例的截面图。

图7示出了具有图4、图5或图6的存储单元的集成电路的一些实施例的截面图。

图8至图19示出了集成电路在制造的各个阶段的一些实施例的一系列截面图，该集成电路包括存储单元。