[发明专利]半导体器件及其形成方法

说明书

提供了一种半导体器件及其形成方法。方法包括形成从衬底延伸的鳍。沿着该鳍的侧壁和顶面形成牺牲栅极电极层。在该牺牲栅极电极层上执行图案化工艺以形成牺牲栅极电极。在该牺牲栅极电极上执行再成型工艺以形成再成型的牺牲栅极电极。该再成型的牺牲栅极电极包括沿着鳍的顶面的第一部分和沿着鳍的侧壁的第二部分。该第一部分的宽度随着第一部分从第一部分的顶面朝向鳍的顶面延伸而减小。该第二部分的宽度随着第二部分从鳍的顶面朝向衬底延伸而减小。

技术领域

本申请的实施例涉及半导体器件及其形成方法。

背景技术

半导体器件用于多种电子应用，诸如，例如，个人计算机、手机、数字相机和其他电子设备。通常通过在半导体衬底上方顺序地沉积绝缘层或介电层、导电层和半导体材料层，并使用光刻法图案化各材料层以在这些材料层上形成电路组件和元件来制造半导体器件。

半导体行业通过不断减小最小部件尺寸来提高各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度，这允许将更多的组件集成到给定区域中。然而，随着最小部件尺寸的减小，出现了应解决的其他问题。

发明内容

在一些实施例中，一种方法，包括：形成从衬底延伸的鳍；沿着所述鳍的侧壁和顶面形成牺牲栅极电极层；在所述牺牲栅极电极层上执行图案化工艺以形成牺牲栅极电极；以及在所述牺牲栅极电极上执行再成型工艺以形成再成型的牺牲栅极电极，其中，所述再成型的牺牲栅极电极包括：第一部分，沿着所述鳍的所述顶面，其中，所述第一部分的宽度随着所述第一部分从所述第一部分的顶面朝向所述鳍的所述顶面延伸而减小；以及第二部分，沿着所述鳍的所述侧壁，其中，所述第二部分的宽度随着所述第二部分从所述鳍的所述顶面朝向所述衬底延伸而减小。

在一些实施例中，一种方法，包括：形成从衬底延伸的鳍；在所述衬底上方并且邻近所述鳍形成隔离区，其中，所述鳍在所述隔离区的顶面上方延伸；沿着所述鳍的侧壁和顶面以及沿着所述隔离区的顶面沉积牺牲栅极电极层；在所述牺牲栅极电极层上执行第一蚀刻工艺以形成牺牲栅极电极；以及在所述牺牲栅极电极上进行第二蚀刻工艺以形成再成型的牺牲栅极电极，其中，所述第二蚀刻工艺不同于所述第一蚀刻工艺，并且其中，所述再成型的牺牲栅极电极包括：第一部分，沿着所述鳍的所述顶面，其中，所述第一部分在所述第一部分的顶面处的第一宽度大于所述第一部分在所述鳍的所述顶面处的第二宽度；以及第二部分，沿着所述鳍的所述侧壁，其中，所述第二部分在所述鳍的所述顶面处的第三宽度大于所述第二部分在所述隔离区的所述顶面处的第四宽度。

在一些实施例中，一种半导体器件，包括：鳍，从衬底延伸；以及栅极堆叠件，沿着所述鳍的侧壁和顶面，其中，所述栅极堆叠件包括：第一部分，沿着所述鳍的所述顶面，其中，所述第一部分的宽度随着所述第一部分从所述第一部分的顶面朝向所述鳍的所述顶面延伸而减小；以及第二部分，沿着所述鳍的所述侧壁，其中，所述第二部分的宽度随着所述第二部分从所述鳍的所述顶面朝向所述衬底延伸而减小。

本申请的实施例提供了半导体器件的栅极结构及其形成方法。

附图说明

当结合附图进行阅读时，根据以下详细描述可以最佳理解本发明的各方面。需注意，根据行业中的标准实践，各个部件未按比例绘制。实际上，为了论述清楚，各种部件的尺寸可以任意增大或减小。

图1示出了根据一些实施例的鳍式场效应晶体管(FinFET)的实例的三维视图。

图2、图3、图4、图5、图6、图7、图8A、图8B、图9A、图9B、图10A、图10B、图10C、图11A、图11B、图11C、图12A、图12B、图13A、图13B、图13C、图13D、图14A、图14B、图15A、图15B、图16A、图16B、图17A、图17B、图17C、图18A、图18B、图19A、图19B、图20A、图20B和图20C是根据一些实施例的FinFET器件的制造中的中间阶段的截面图。

图21是示出根据一些实施例的形成栅极结构的方法的流程图。

具体实施方式