[发明专利]半导体结构和形成集成电路结构的方法在审
| 申请号: | 202110168041.1 | 申请日: | 2021-02-07 |
| 公开(公告)号: | CN113053820A | 公开(公告)日: | 2021-06-29 |
| 发明(设计)人: | 江国诚;朱熙甯;程冠伦;王志豪 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
| 主分类号: | H01L21/8234 | 分类号: | H01L21/8234;H01L21/8238;H01L27/088;H01L27/092 |
| 代理公司: | 北京德恒律治知识产权代理有限公司 11409 | 代理人: | 章社杲;李伟 |
| 地址: | 中国台*** | 国省代码: | 台湾;71 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 半导体 结构 形成 集成电路 方法 | ||
1.一种形成集成电路结构的方法,包括:
接收具有前表面和后表面的衬底,其中,所述衬底包括第一半导体材料的第一半导体层以及嵌入在所述第一半导体层下面的介电层;
形成第一半导体膜和第二半导体膜相互交错的堆叠件,所述第一半导体膜和所述第二半导体膜具有不同的半导体材料;
在所述衬底中形成隔离部件并延伸到所述介电层,从而限定由所述隔离部件包围的有源区域;
在所述有源区域上形成横跨在第一源极/漏极(S/D)区域与第二源极/漏极(S/D)区域之间的栅极堆叠件;
从所述衬底的前侧在所述第一源极/漏极区域中形成在所述隔离部件的顶面下方延伸的深沟槽;
在所述深沟槽中填充第二半导体材料的第二半导体层,所述第二半导体材料与所述第一半导体材料不同;
在所述第一源极/漏极区域和所述第二源极/漏极区域中形成第一源极/漏极部件和第二源极/漏极部件;
从所述衬底的背侧选择性地去除所述第二源极/漏极部件下方的所述第一半导体材料,从而形成沟槽;
用介电材料填充所述沟槽;以及
从所述衬底的所述背侧选择性地去除所述第二半导体层,从而形成与所述第一源极/漏极部件自对准的背侧接触孔。
2.根据权利要求1所述的方法,还包括
在所述背侧接触孔中形成背侧接触部件;以及
形成连接到所述第二源极/漏极部件的顶面的前侧接触部件。
3.根据权利要求2所述的方法,还包括
在所述栅极堆叠件、所述第一源极/漏极部件和所述第二源极/漏极部件上从所述前侧形成前侧互连结构,其中,所述前侧互连结构通过所述前侧接触部件连接到所述第二源极/漏极部件;以及
在所述衬底的所述背侧上形成背侧互连结构,其中,所述背侧互连结构通过所述背侧接触部件连接到所述第一源极/漏极部件。
4.根据权利要求1所述的方法,其中,所述第二半导体层是未掺杂的硅层。
5.根据权利要求1所述的方法,其中,
所述衬底还包括设置在所述介电层上方的硅锗层,
选择性地去除所述第一半导体材料包括执行选择性地去除硅锗的蚀刻工艺。
6.根据权利要求1所述的方法,其中,所述第二半导体层是未掺杂的硅锗层。
7.根据权利要求1所述的方法,其中,所述第二半导体层是掺杂有硼的硅层。
8.根据权利要求1所述的方法,还包括,在所述深沟槽中填充所述第二半导体材料的所述第二半导体层之前,在所述深沟槽中对所述隔离部件执行另一蚀刻。
9.一种形成集成电路结构的方法,包括:
接收具有前表面和后表面的衬底,其中,所述衬底包括嵌入其中的介电层、覆盖所述介电层的第一半导体材料的第一半导体层以及在所述第一衬底上方的第一半导体膜和第二半导体膜的堆叠件,所述第一半导体膜和所述第二半导体膜具有不同的半导体材料并且交替堆叠;
在所述衬底中形成隔离部件并延伸到所述介电层,从而限定由所述隔离部件包围的有源区域;
在所述有源区域上形成横跨在第一源极/漏极(S/D)部件与第二源极/漏极(S/D)部件之间的栅极堆叠件;
从所述衬底的前侧在所述第一源极/漏极区域中形成深沟槽,并且延伸穿过所述第一半导体层;
在所述深沟槽中填充第二半导体材料的第二半导体层,所述第二半导体材料与所述第一半导体材料不同;
从所述衬底的背侧选择性地去除所述第二源极/漏极部件下方的所述第一半导体材料,从而形成沟槽;
用介电材料填充所述沟槽;
从所述衬底的所述背侧选择性地去除所述第二半导体层,从而形成与所述第一源极/漏极部件自对准的背侧接触孔;以及
在所述背侧接触孔中形成背侧接触部件。
10.一种半导体结构,包括:
衬底,具有前侧和背侧;
有源区域,从所述衬底突出并由隔离结构包围;
栅极堆叠件,形成于所述衬底的所述前侧上并设置在所述有源区域上;
第一源极/漏极(S/D)部件和第二源极/漏极(S/D)部件,形成于所述有源区域上并由所述栅极堆叠件插入;
前侧接触部件,设置在所述第一源极/漏极部件的顶面上;
背侧接触部件,设置在所述第二源极/漏极部件的底面上并电连接到所述第二源极/漏极部件的底面;以及
半导体层,设置在具有第一厚度的所述第一源极/漏极部件的底面和具有第二厚度的所述栅极堆叠件的底面上,所述第二厚度大于所述第一厚度。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110168041.1/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





