[发明专利]地址计数电路、存储器件及其操作方法

说明书

本申请涉及地址计数电路、存储器件及其操作方法。一种地址计数电路包括：地址计数器，其适用于响应于计数信号来对地址进行计数；以及计数控制块，其适用于控制地址计数器跳过至少一个预定值的地址。

相关申请的交叉引用

本申请是申请日为2017年8月18日、申请号为CN 201710713598.2、发明名称为“地址计数电路、存储器件及其操作方法”的中国发明专利申请的分案申请。

技术领域

示例性实施例涉及一种地址计数电路、存储器件及其操作方法。

背景技术

通常，诸如动态随机存取存储器(DRAM)的半导体存储器件的存储单元由用作开关的晶体管和储存电荷(即，数据)的电容器构成。根据在存储单元的电容器中是否存在电荷(即，在电容器的端电压是高还是低)，数据被标识为“高”(逻辑1)或“低”(逻辑0)。

原则上，储存数据不消耗功率，因为储存数据以在电容器中累积电荷的方式实现。然而，由于因金属氧化物半导体(MOS)晶体管的PN耦合等引起的泄漏电流，因此储存在电容器中的电荷的初始量可能会消失，所以数据可能会丢失。为了防止这种情况，应该在数据丢失之前读取存储单元中的数据，并且基于读取信息将正常量的电荷进行再充电。只有当这样的操作被周期性地重复时，才能保留储存数据。这种用于对单元电荷再充电的过程被称为刷新操作。

在每次从存储器控制器接收到刷新命令时，执行存储器件中的刷新操作。存储器控制器以预定时间间隔来将刷新命令传输到存储器件，这考虑到存储器件的数据保留时间以及存储器件的存储单元的总数。例如，如果存储器件的数据保留时间为64ms，并且当刷新命令被接收8000次时可以刷新存储器件中的所有存储单元，则存储器控制器在64ms的时段内向存储器件传输刷新命令8000次。

在存储器件的测试过程中，如果包括在存储器件中的一些存储单元的个别数据保留时间不超过预定参考时间，则相应的存储器件被处理为故障。以这种方式被处理为故障的存储器件应该被丢弃。

如果包括具有不超过参考时间的数据保留时间的存储单元(即，弱单元)的所有存储器件都被处理为故障，则存储器件的产量可能降低。此外，尽管存储器件已经通过测试，但是如果由于后面的因素而引入弱单元，则仍然可能发生错误。

此外，由于超高集成度需要至少数千万个单元被集成在单个芯片中，所以即使制造过程持续改善，存在弱单元的可能性也在增加。如果对这样的弱单元没有精确地进行测试，则可能难以确保半导体存储器件的可靠性。因此，正在研究用于检测弱单元的各种方案和方法。

发明内容

各种实施例涉及一种地址计数电路、可以通过使用地址计数电路来有效地检测弱单元的存储器件及用于操作存储器件的方法。

在一个实施例中，地址计数电路可以包括：地址计数器，其适用于响应于计数信号来对地址进行计数；以及计数控制块，其适用于控制地址计数器跳过至少一个预定值的地址。

在一个实施例中，存储器件可以包括：单元阵列，其包括多个存储单元；刷新计数器，其适用于响应于刷新命令、通过跳过至少一个预定值的刷新地址来对刷新地址进行计数；以及控制块，其适用于响应于刷新命令来控制在多个存储单元之中的与刷新地址相对应的至少一个存储单元被刷新。

在一个实施例中，存储器件可以包括：单元阵列，其包括多个存储单元；刷新计数器，其适用于响应刷新命令对刷新地址进行计数；刷新信号发生块，其适于响应于刷新命令来激活内部刷新信号，而在刷新地址具有至少一个预定值的情况下，不激活内部刷新信号；以及控制块，其适用于响应于内部刷新信号来控制在多个存储单元之中的与刷新地址相对应的至少一个存储单元被刷新。