[发明专利]一种三维存储器及其制备方法

说明书

本发明公开了一种三维存储器的制备方法，所述三维存储器包括选择管栅极，所述方法包括以下步骤：提供叠层结构；形成垂直穿过所述叠层结构的沟道结构，所述沟道结构包括存储叠层以及沟道层；去除所述叠层结构中所述选择管栅极的预设形成位置处的第一牺牲层；去除与所述选择管栅极的预设形成位置水平对应的所述存储叠层，在去除的所述存储叠层的位置处形成绝缘的结构；在所述选择管栅极的预设形成位置填充栅极金属，形成所述选择管栅极；基于所述选择管栅极、所述绝缘的结构以及所述沟道层形成所述三维存储器的选择管；其中，所述选择管栅极和所述沟道层之间不包括所述存储叠层的存储层。

技术领域

本发明涉及存储器件技术领域，尤其涉及一种三维存储器及其制备方法。

背景技术

存储器(Memory)是现代信息技术中用于保存信息的记忆设备。随着各类电子设备对集成度和数据存储密度的需求的不断提高，普通的二维存储器件越来越难以满足要求，在这种情况下，三维(3D)存储器应运而生。

NAND存储器，作为一种典型的三维存储器，由于具有较高的存储密度、可控的生产成本、合适的编擦速度及保持特性，已经成为非易失存储市场中的主流产品。NAND存储器在存储信息时逐层编程，当编程选择串单元(cell)时，该选择串的上选择管栅极(TSG)打开，在单元所在的字线(WL)上加高压，使得电子流入沟道层，并通过FN(Fowler-Nordheim)隧穿进入存储层，完成编程；而对于非选择串，其对应的TSG关闭，电子不能流入沟道层，因此，即使非选择串cell上的单元也加高压，但由于沟道层缺乏电子，非选择串cell不会被编程。

然而，随着对存储密度的不断需求，三维存储器叠层和存储单元越来越多，这对TSG的关断能力提出了更高要求。因此，如何防止非选择串cell被编程导致阈值电压(Vt)分布变宽或发生漂移，成为本领域现阶段亟需解决的技术问题。

发明内容

有鉴于此，本发明的主要目的在于提供一种三维存储器及其制备方法。

为达到上述目的，本发明的技术方案是这样实现的：

本发明实施例提供了一种三维存储器的制备方法，所述三维存储器包括选择管栅极，所述方法包括以下步骤：

提供叠层结构；

形成垂直穿过所述叠层结构的沟道结构，所述沟道结构包括存储叠层以及沟道层；

去除所述叠层结构中所述选择管栅极的预设形成位置处的第一牺牲层；

去除与所述选择管栅极的预设形成位置水平对应的所述存储叠层，在去除的所述存储叠层的位置处形成绝缘的结构；

在所述选择管栅极的预设形成位置填充栅极金属，形成所述选择管栅极；基于所述选择管栅极、所述绝缘的结构以及所述沟道层形成所述三维存储器的选择管；其中，所述选择管栅极和所述沟道层之间不包括所述存储叠层的存储层。

上述方案中，所述叠层结构还包括位于所述选择管栅极以下的其他栅极的预设形成位置处的第二牺牲层，所述第二牺牲层选自与所述第一牺牲层在相同的刻蚀条件下具有不同的刻蚀速率的材料。

上述方案中，所述第一牺牲层的材料包括氮氧化硅或者多晶硅。

上述方案中，在形成所述沟道结构后，去除所述第一牺牲层前，所述方法还包括：

基于所述第二牺牲层与所述第一牺牲层之间的不同的刻蚀速率，去除所述第二牺牲层；

在去除后空余的所述其他栅极的预设形成位置处填充栅极金属。

上述方案中，所述存储叠层包括沿远离所述沟道层方向依次排列的隧穿层、所述存储层以及阻挡层；所述去除与所述选择管栅极的预设形成位置水平对应的所述存储叠层，在去除的所述存储叠层的位置处形成绝缘的结构，包括：