[发明专利]时序分批复位方法及系统

说明书

本发明公开了一种时序分批复位方法及系统。其中，该方法包括：获取时序复位点；根据所述复位点，复位最高位点；根据所述最高位点的高位点复位。本发明解决了在输入电平相对高或者相对低(能够引起比较器输入节点漏电的电压)的情况下，比较器输入端vop,von的共模电平会增长，又会可能引起vop,von的电压超过低压管的耐压范围。增加了可靠性问题的风险的技术问题。

技术领域

本发明涉及时序领域，具体而言，涉及一种时序分批复位方法及系统。

背景技术

SAR ADC(逐次逼近型模数转换器)从时序上来讲，一般分为采样跟踪和信号转换(或比较，或放大)两个阶段。以下解释以一个Nbit SAR ADC为例：

在采样跟踪阶段，在采样部分进行的是输入信号采集的工作，F1控制sw1导通，输入信号vi(vin/vip)被采集到采样电容Cs上；在Cdac(Cdac_p,Cdac_n)方面要进行的是Cdac的复位操作，根据结构的不同，将基准电压的信息采样到Cdac(Cdpn-1:0,Cdnn-1:0)上，比较器的输入vop和von使用F1S控制sw3短接。在转换阶段，首先F1A控制sw4导通，将von/vop充电到vcmi(vcmi由专门的模块产生)，比较器的输入共模也就是vcmi，之后sw3/4关闭，F1控制sw1关闭，F2控制sw2导通，比较器转换开始，根据输入信号的大小，逐次输出数字码，数字码控制Cdac上的电压随之变化，由比较产生N bits的数字码作为ADC的数字输出。数字码给到SAR Logic模块，从而控制Cdac上开关swppn-1:0,swpnn-1:0,swnpn-1:0,swnnn-1:0，来进行Cdac的选择和复位。

对于单极性ADC来说，在采样阶段Vdpn-1:0和Vdnn-1:0的复位电压分别是0和Vr(reference电压)。

复位操作之前，Cdac上的电压由输入信号大小决定，比如：

vi＝vip-vin＝Vr，Vdpn-1:0＝Vr,Vdnn-1:0＝0；

vi＝vip-vin＝0，Vdpn-1:0＝0,Vdnn-1:0＝Vr。

那么在转换结束时，对Cdac进行复位时，以上两种情况，会出现Vdpn-1:0从Vr变化到0V，Vdnn-1:0从0V变化到Vr；或者反过来Vdpn-1:0从0变化到Vr，Vdnn-1:0从Vr变化到0V。在Cdac开关导通的瞬间，存在比较器输入端的电压被耦合的现象，具体耦合多大，跟变化的电容和节点总电容的比值，以及变化的电压幅度有关。

如原有的时序方案所示，在采样开始时对Cdac进行复位，Fdppn-1:0和Fdpnn-1:0分别控制swppn-1:0打开，swpnn-1:0关闭，从而将0传输到Vdpn-1:0；Fdnpn-1:0和Fdnnn-1:0分别控制swnpn-1:0关闭，swnnn-1:0打开，从而将Vr传输到Vdpn-1:0。这个过程中Fdp*和Fdn*从时序上没有办法做到完全的一致，存在Fdp*比Fdn*先来或者后来的情况。

如果先将0V传输给Vdpn-1:0(或者Vdnn-1:0)就会引起von,vop节点漏电，抬高了von,vop的共模电平。则比较器的输入端共模就会变化大概Vr/2，变成大概vcmi-Vr/2

而对于vcmi的选取，决定着比较器及sw3/sw4的管子类型，同时也会决定vcmi的供电电源。如果vcmi过高，器件的类型需要是高压的器件，而电源也需要是高压，这样功耗和面积上都会比低的vcmi要更加没有优势。

而对于vcmi0.5Vr的情况下，vcmi-Vr/2就会小于0V，甚至低于-0.7V使得pn结导通或者低于管子阈值使得sw4导通，使得von/vop的共模电平升高。对于F1A阶段，充/放电Von/Vop就需要更多的电荷，需要更多的时间和功耗。