[发明专利]具有前侧和后侧的半导体结构及其形成方法

说明书

一种方法包括提供结构，该结构具有晶体管、位于晶体管上方的隔离结构、穿过隔离结构并且电接至晶体管的两个金属塞以及以隔离结构和金属塞为侧壁的沟槽。该方法还包括在沟槽侧壁上以及隔离结构和金属塞的上方形成介电衬垫。该介电衬垫在沟槽的开口部分处比在沟槽的另一个部分处更薄，从而在沟槽内部形成气隙，并且气隙被介电衬垫围绕。该方法还包括在介电衬垫上方和气隙上方沉积牺牲层，以及执行CMP以移除牺牲层并且使介电衬垫凹陷直至隔离结构和金属塞暴露。该气隙保留在沟槽内部。

技术领域

本申请的实施例涉及具有前侧和后侧的半导体结构及其形成方法。

背景技术

半导体集成电路(IC)行业经历了指数式增长。IC材料和设计的技术进步已生产出几代IC，其每一代都比上一代更小、更复杂。在IC的发展过程中，功能密度(即每个芯片区互连器件的数量)普遍增加，而其几何尺寸(即使用制造工艺中可制造的最小部元件(或线路))则在减小。这种按比例缩小工艺通常带来提高生产效率和降低相关成本的好处。这种按比例缩小也增加了IC加工和制造的复杂性。因此，半导体制造工艺需要不断改进。改进的一个领域是如何减少场效应晶体管的部件之间的杂散电容。

为了增加切换速度、减少切换功耗并且/或者减少电路的耦合噪音，通常期望减少金属部件(诸如，金属线和/或金属塞)之间的杂散电容。已建议将某些低-k材料作为绝缘体材料以减少杂散电容。但是，由于半导体技术进步至更小的几何尺寸，所以进一步减少了金属部件之间的距离，这增加了杂散电容。因此，尽管对其预期用途，半导体制造中的现存方法已大体足够，但其并非在所有方面都完全满足。

发明内容

在一些实施例中，一种方法，包括:提供结构，所述结构具有晶体管、至少部分地位于所述晶体管上方的隔离结构、穿过所述隔离结构并且电连接至所述晶体管电极的两个金属塞以及沟槽，其中，所述隔离结构和所述两个金属塞形成所述沟槽的侧壁；在所述沟槽的所述侧壁上以及所述隔离结构和所述金属塞的上方形成介电衬垫，其中，所述介电衬垫在所述沟槽的开口部分处比在所述沟槽的另一个部分处更薄，从而在所述沟槽内部形成气隙，并且所述气隙完全地或者部分地被所述介电衬垫围绕，所述沟槽的另一个部分比所述沟槽的开口部分更深；在所述介电衬垫上方和所述气隙上方沉积牺牲介电层；以及执行化学机械平坦化(CMP)工艺以移除所述牺牲介电层并且使所述介电衬垫凹陷直至所述隔离结构和所述金属塞暴露，其中，所述气隙保留在所述沟槽内部。

在一些实施例中，一种方法，包括:提供结构，所述结构具有硅衬底、所述硅衬底上方的隔离结构、从所述硅衬底延伸并且在所述隔离结构上方的一个或多个半导体鳍，在所述一个或多个半导体鳍上方形成的一个或多个晶体管和在所述一个或多个晶体管上方的互连结构，其中，所述硅衬底位于所述结构的后侧，并且所述互连结构位于所述结构的前侧；将所述结构的所述前侧附接至载具衬底；从所述结构的所述后侧使所述结构变薄直至所述隔离结构和所述一个或多个半导体鳍从所述结构的所述后侧暴露出来；蚀刻贯穿所述一个或多个半导体鳍的两个孔以从所述结构的所述后侧暴露所述一个或多个晶体管的两个源极/漏极部件；分别在所述两个孔中形成两个金属塞；从所述结构的所述后侧在所述两个金属塞之间蚀刻所述一个或多个半导体鳍，从而形成沟槽；以及在所述沟槽的侧壁上以及所述隔离结构和所述金属塞的上方形成介电衬垫，其中，所述介电衬垫在所述沟槽的开口部分处比在所述沟槽的另一个部分处更薄，从而在所述沟槽内部形成气隙，所述沟槽的所述另一个部分比所述沟槽的所述开口部分更深。

在一些实施例中，一种具有前侧和后侧的半导体结构，包括：隔离结构，位于所述后侧；一个或多个晶体管，位于所述隔离结构上方和所述前侧，所述一个或多个晶体管具有源极/漏极电极；第一互连结构，位于所述一个或多个晶体管上方和所述前侧；两个金属塞，穿过所述隔离结构并且从所述后侧接触所述源极/漏极电极中的两个，其中，所述两个金属塞和所述隔离结构构成沟槽的侧壁；以及介电衬垫，位于所述沟槽的所述侧壁上，其中，所述介电衬垫部分地或完全地围绕所述沟槽中的气隙。

本申请的实施例提供了具有后侧气隙电介质的半导体器件。

附图说明