[发明专利]栅极驱动电路、栅极驱动电路的驱动方法和显示面板

权利要求书

1.一种栅极驱动电路，其特征在于，包括输入模块、节点控制模块、输出模块、开关管和漏流抑制模块；

所述输入模块与输入信号端、时钟信号输入端、节点控制模块和漏流抑制模块连接，用于为所述节点控制模块和所述漏流抑制模块提供输入信号；

所述节点控制模块与所述输入信号端、所述时钟信号输入端、第一电源信号输入端、所述输出模块和所述漏流抑制模块连接，用于为所述输出模块和所述漏流抑制模块提供节点控制信号；

所述开关管的栅极与第二电源信号输入端连接，所述开关管的第一极与所述漏流抑制模块连接，所述开关管的第二极与所述输出模块连接；

所述漏流抑制模块与所述第二电源信号输入端和所述开关管的第二极连接，用于在所述开关管漏流时抑制所述开关管的第二极电位；

所述输出模块与所述第一电源信号输入端和所述第二电源信号输入端连接，用于根据所述节点控制信号和所述输入信号输出栅极驱动信号；

所述漏流抑制模块包括第一晶体管、第二晶体管和第三晶体管；

所述第一晶体管的栅极与所述节点控制模块的输出端连接，所述第一晶体管的第一极与所述第二电源信号输入端连接，所述第一晶体管的第二极与所述第二晶体管的第二极和所述第三晶体管的栅极连接，所述第二晶体管的第一极和所述第三晶体管的第一极与所述输入模块的输出端连接，所述第二晶体管的栅极与所述开关管的第二极连接，所述第三晶体管的第二极与所述开关管的第一极连接。

2.根据权利要求1所述的栅极驱动电路，其特征在于，所述输出模块包括第四晶体管、第五晶体管、第一电容和第二电容；

所述第四晶体管的栅极和所述第一电容的第一极与所述节点控制模块的输出端连接，所述第四晶体管的第一极和所述第一电容的第二极与所述第一电源信号输入端连接，所述第四晶体管的第二极与所述第五晶体管的第二极连接，所述第五晶体管的栅极和所述第二电容的第一极与所述开关管的第二极连接，所述第五晶体管的第一极与所述第二电源信号输入端连接，所述第五晶体管的第二极和所述第二电容的第二极连接，并作为所述输出模块的输出端。

3.根据权利要求2所述的栅极驱动电路，其特征在于，所述输出模块还包括第六晶体管和第七晶体管；

所述第六晶体管的栅极与所述第四晶体管的栅极连接，所述第四晶体管的第一极通过所述第六晶体管与所述第一电源信号输入端连接，所述第七晶体管的栅极与所述输出模块的输出端连接，所述第七晶体管的第一极与所述第二电源信号输入端连接，所述第七晶体管的第二极与所述第四晶体管的第一极连接。

4.根据权利要求3所述的栅极驱动电路，其特征在于，所述节点控制模块包括第八晶体管、第九晶体管、第十晶体管和第三电容；

所述第八晶体管的栅极与所述输入信号端连接，所述第八晶体管的第一极和所述第十晶体管的第一极与所述第一电源信号输入端连接，所述第八晶体管的第二极与所述第九晶体管的栅极和所述第三电容的第一极连接，所述第九晶体管的第一极和所述第三电容的第二极与所述时钟信号输入端连接，所述第九晶体管的第二极与所述第十晶体管的第二极连接，并作为所述节点控制模块的输出端，所述第十晶体管的栅极与所述输入模块的输出端连接。

5.根据权利要求4所述的栅极驱动电路，其特征在于，所述输入模块包括第十一晶体管；

所述第十一晶体管的栅极与所述时钟信号输入端连接，所述第十一晶体管的第一极与所述输入信号端连接，所述第十一晶体管的第二极作为所述输入模块的输出端。

6.根据权利要求5所述的栅极驱动电路，其特征在于，所述第一晶体管至所述第十一晶体管为P型晶体管；所述第一电源信号输入端提供的第一电源信号为高电平，所述第二电源信号输入端提供的第二电源信号为低电平。