[发明专利]一种SRAM存储单元及存储器有效
| 申请号： | 202110119716.3 | 申请日： | 2021-01-28 |
| 公开（公告）号： | CN112802520B | 公开（公告）日： | 2022-05-06 |
| 发明（设计）人： | 宿晓慧;苏泽鑫;李博;罗家俊;韩郑生 | 申请（专利权）人： | 中国科学院微电子研究所 |
| 主分类号： | G11C11/413 | 分类号： | G11C11/413;G11C7/12;G11C5/14 |
| 代理公司： | 北京知迪知识产权代理有限公司 11628 | 代理人： | 王胜利 |
| 地址： | 100029 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 sram 存储 单元 存储器 | ||
1.一种SRAM存储单元，其特征在于，包括：数据锁存电路、第一开关电路、第二开关电路、第三开关电路及存储电路；所述数据锁存电路具有第一输出端、第二输出端及转换节点；所述第一开关电路串接在所述第二输出端与所述转换节点之间，所述第二开关电路串接在所述第一输出端和所述存储电路的第一端之间，所述第三开关电路串接在所述转换节点和所述存储电路的第一端之间，所述存储电路的第二端用于与接地端电连接；
当所述第一开关电路、所述第二开关电路及所述第三开关电路均受控于初始控制信号时，所述第一输出端具有第一电位，所述第二输出端具有第二电位，所述数据锁存电路向所述存储电路充电；
当所述第一开关电路、所述第二开关电路及所述第三开关电路均受控于翻转控制信号时，所述存储电路向所述数据锁存器放电，所述第一输出端具有所述第二电位，所述第二输出端具有所述第一电位。
2.根据权利要求1所述的SRAM存储单元，其特征在于，在所述初始控制信号的控制下，所述第一开关电路、所述第二开关电路及所述第三开关电路具有第一状态。
3.根据权利要求2所述的SRAM存储单元，其特征在于，所述第一状态为所述第一开关电路及所述第二开关电路导通，所述第三开关电路关断。
4.根据权利要求2所述的SRAM存储单元，其特征在于，所述翻转控制信号包括第一翻转控制信号及第二翻转控制信号；
在所述第一翻转控制信号的控制下，所述第一开关电路、所述第二开关电路及所述第三开关电路具有第二状态，在所述第二翻转控制信号的控制下，所述第一开关电路、所述第二开关电路及所述第三开关电路具有第三状态。
5.根据权利要求4所述的SRAM存储单元，其特征在于，所述第二状态为所述第一开关电路及所述第二开关电路关断，所述第三开关电路导通；
所述第三状态为所述第一开关电路及所述第二开关电路导通，所述第三开关电路关断。
6.根据权利要求1~5任一项所述的SRAM存储单元，其特征在于，所述第一开关电路、所述第二开关电路及所述第三开关电路为N型晶体管或传输门。
7.根据权利要求1~5任一项所述的SRAM存储单元，其特征在于，所述存储电路为MOS电容或平行板电容。
8.根据权利要求7所述的SRAM存储单元，其特征在于，所述MOS电容或所述平行板电容的容值大于或等于100PF。
9.根据权利要求4所述的SRAM存储单元，其特征在于，所述数据锁存电路包括第一反相器及第二反相器；
所述第一反相器的输出端与所述第二反相器的输入端电连接于所述第一输出端，所述第一反相器的输入端通过所述转换节点与所述第一开关电路的第一端电连接，所述第一开关电路的第二端与所述第二反相器的输出端电连接于所述第二输出端；
在所述第一状态及所述第三状态，所述第一反相器及所述第二反相器交叉耦合连接。
10.一种SRAM存储器，其特征在于，包括权利要求1~9任一项所述的SRAM存储单元。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所，未经中国科学院微电子研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202110119716.3/1.html，转载请声明来源钻瓜专利网。
