[发明专利]测试模式进入控制方法

说明书

本发明提供了一种测试模式进入控制方法，用于控制测试设备对待测试芯片的测试，包括：通过所述待测试芯片的安全测试认证系统对测试设备的身份合法性进行认证；仅当确定测试设备通过所述身份合法性认证时，允许所述测试设备通过测试接口对所述待测试芯片进行测试，否则禁止所述测试设备对所述待测试芯片进行测试。本发明的方法既可以满足芯片在整个产品生产测试阶段、产品化阶段可测试性的需求，又可以满足安全性的要求，从而有效的保护芯片内的资产和信息的安全。

技术领域

本发明属于芯片测试领域，特别涉及一种安全的测试模式进入控制方法。

背景技术

芯片测试电路是大批量产品化芯片的重要组成部分。因为芯片在生产过程中可能出现一些制造缺陷，需要对芯片进行测试筛选出有问题的不良芯片并丢弃，从而确保交付客户的芯片可以正确可靠地工作。为提高测试的覆盖率并简化测试电路设计，测试电路一般可以访问芯片内的所有资源，从而能够访问到芯片内的敏感信息，并且利用测试手段修改程序，等。为防止攻击者利用测试模式窃取芯片内部用户敏感数据、修改程序等，需要对测试模式进入进行控制。传统上，主流的解决方案对于芯片的测试模式进入控制包括使用OTP(一次性可编程)或Efuse(电可擦除熔丝)来控制测试模式进入，如果芯片内的OTP或Efuse的设置允许芯片进入测试模式，则测试设备通过测试接口对芯片启动测试，如果芯片内的OTP或Efuse的设置禁止芯片进入测试模式，则测试设备被禁止通过测试接口对芯片进行测试。通常，在芯片的生产测试过程中，芯片内的OTP或Efuse的设置允许芯片进入测试模式，在芯片生产测试结束后，OTP或Efuse会被测试设备通过测试接口编程来禁止测试，从而达到保护芯片内的信息安全的目的。

然而，使用OTP(或Efuse)控制测试模式进入存在以下问题：

1)芯片在生产测试的过程中，测试模式默认处于使能状态，测试设备不需要通过测试模式进入的安全认证就可以通过测试接口访问芯片内的资源。这导致芯片内的需要保护的资产和机密信息可能外泄，从而对芯片产商或设备商或最终客户造成利益损失。

2)芯片在生产测试结束后，芯片内的OTP或Efuse通常会被设置为禁止芯片进入测试模式，则测试设备被禁止通过测试接口对芯片进行测试，一旦芯片在产品化后的正常运行中发生问题，将无法让芯片进入测试模式以通过测试分析来准确定位发生问题的原因。

在另一种传统方案中，使用敲门码的方式对测试模式进入进行安全控制，只有通过敲门码类似的验证，芯片内的敲门码安全控制逻辑才允许芯片进入测试模式，从而允许测试设备通过测试接口对芯片进行测试工作。

使用敲门码对进入测试模式进入进行安全控制，会存在下面的问题：

1)敲门码是预设且固定的，容易泄露；2)敲门码容易破解，例如可以通过探测测试设备和芯片之间的测试接口来破解敲门码，也可以通过多次尝试破解，故没有真正的安全性可言。

发明内容

本发明的目的在于提供一种安全的测试模式进入控制方法，解决芯片的可测试性和安全性之间的矛盾。利用随机数和非对称密码学技术，对测试者的身份合法性进行认证，只有通过身份合法性认证判决的测试设备才能通过测试接口对待测试芯片进行测试，这种身份合法性认证合法性判决完全是在芯片内部由硬件完成，实现真正的安全测试模式进入控制。

所述安全的测试模式进入控制方法包括：

通过所述待测试芯片的安全测试认证系统对测试设备的身份合法性进行认证；

仅当确定测试设备通过所述身份合法性认证时，允许所述测试设备通过测试接口对所述待测试芯片进行测试，否则禁止所述测试设备对所述待测试芯片进行测试。

优选地，所述测试设备与测试管理服务器相连接，所述待测试芯片存储第一公钥，所述测试管理服务器存储所述第一公钥相对应的第一私钥，用于标识所述测试设备身份的合法性。