[发明专利]存储器设备及其形成方法

说明书

公开了三维存储器设备的方法和结构。在一个示例中，存储器设备包括具有在第一区域中的一个或多个第一凹槽以及在第二区域中的一个或多个第二凹槽的衬底。衬层设置在第一区域中的所述一个或多个第一凹槽的侧壁和底部上方，并且外延生长材料形成在第二区域中的所述一个或多个第二凹槽中。一个或多个NAND串形成在设置在所述一个或多个第二凹槽中的外延生长材料上方，以及，一个或多个垂直结构形成在第一区域中的所述一个或多个第一凹槽上方。

背景技术

本公开内容的实施例涉及三维(3D)存储器设备及其制造方法。

快闪存储器设备经历了迅速发展。快闪存储器设备可以在无需供电的情况下存储数据相当长时间，并具有诸如高集成度、快速存取、易于擦除和重写这样的优点。为了进一步提高位密度并降低快闪存储器设备的成本，已经开发出三维NAND快闪存储器设备。

三维NAND快闪存储器设备包括布置在衬底上的堆叠的栅电极，其中多个半导体沟道穿过字线并与字线交叉，进入p型和/或n型掺杂衬底中。底部/下部栅电极用作底部/下部选择栅极(BSG)。顶部/上部栅电极用作顶部/上部选择栅极(TSG)。后端工艺(BEOL)金属起到位线(BL)的作用。在顶部/上部选择栅电极与底部/下部栅电极之间的字线/栅电极用作字线(WL)。字线和半导体沟道交叉形成存储器单元。通常将WL和BL彼此垂直地(例如，沿X方向和Y方向)布置，并且将TSG布置在与WL和BL两者垂直的方向上(例如在Z方向上)。

发明内容

因此，本文公开了三维存储器设备架构和制造方法的实施例。所公开的结构和方法提供了许多益处，包括但不限于当生长接触NAND存储器串的外延硅时更少的寄生电流泄漏和更大的均匀性。

在一些实施例中，NAND存储器设备包括具有在第一区域中的一个或多个第一凹槽以及在第二区域中的一个或多个第二凹槽的衬底。衬层设置在第一区域中的所述一个或多个第一凹槽的侧壁和底部上方，并且外延生长材料形成在第二区域中的所述一个或多个第二凹槽中。一个或多个NAND串形成在设置在所述一个或多个第二凹槽中的外延生长材料上方，并且一个或多个垂直结构形成在第一区域中的所述一个或多个第一凹槽上方。

在一些实施例中，NAND存储器设备包括具有第一区域和第二区域的衬底，其中，第一区域包括一个或多个第一凹槽并且第二区域包括一个或多个第二凹槽。绝缘材料填充衬底的第一区域中的所述一个或多个第一凹槽，并且外延生长材料形成在第二区域中的所述一个或多个第二凹槽中。一个或多个NAND串形成在设置在所述一个或多个第二凹槽中的外延生长材料上方，并且一个或多个垂直结构形成在第一区域中的绝缘材料上方。

在一些实施例中，NAND存储器设备还包括设置在衬底上的导体/电介质交替叠层。

在一些实施例中，所述一个或多个NAND串穿过第二区域中的导体/电介质交替叠层在衬底上方垂直延伸。

在一些实施例中，所述一个或多个垂直结构穿过导体/电介质交替叠层在衬底上方垂直延伸。

在一些实施例中，衬层包括钛和/或氮化钛(TiN)、氮化钽(TaN)、氧化铝(Al₂O₃)、氧化铪(HfO₂)和氧化钽(Ta₂O₅)中的一种或多种。

在一些实施例中，绝缘材料包括氧化硅或氮化硅或非晶硅(a-Si)，或抑制其上的Epi-Si生长的任何材料。

在一些实施例中，衬层具有5nm至20nm之间的厚度。在一些实施例中，绝缘材料具有在0.5μm至2μm之间的厚度。

在一些实施例中，所述一个或多个垂直结构包括一个或多个电隔离的虚结构。

在一些实施例中，所述一个或多个NAND串和所述一个或多个垂直结构中的每一个包括内部半导体沟道和外部电介质层。