[发明专利]半导体装置

说明书

本发明实施例提供一种半导体装置。半导体装置包括半导体鳍片以及栅极结构，半导体鳍片形成于基板上；栅极结构位于半导体鳍片的通道区域之上，上述栅极结构包括栅极介电层及栅极电极，其中上述栅极介电层包括底部分及侧部分，且上述栅极电极与上述栅极介电层的侧部分通过第一气隙而分开。

技术领域

本发明实施例涉及一种半导体装置，且尤其涉及一种具有栅极气隙及源极/漏极气隙的半导体装置及其制造方法。

背景技术

半导体集成电路工业已经历快速成长。集成电路的材料和设计方面的技术进步已经产生了数代的集成电路，其中每一代都比上一代具有更小且更复杂的电路。在集成电路的发展过程中，随着几何尺寸(也就是说，利用工艺所能够制造的最小装置尺寸或线宽)的降低，功能密度(functional density，也就是说，每一芯片面积中内连接的装置数量)已普遍增加。尺寸缩减的工艺具有提升生产效率及降低相关成本的优点。

然而，随着如此的尺寸缩减，加工与制造集成电路的复杂性也随之增加，为了要实现这些优点，在集成电路的加工及制造中需要类似的发展。举例而言，栅极堆叠中的高介电常数(high-k)介电材料对于装置微缩是有需要的。然而，高介电常数材料可能会增加寄生电容(parasitic capacitance)并阻碍半导体装置的交流(alternating current,AC)效能。另外，在公知的半导体结构中，可以在源极/漏极接触件与金属栅极之间形成气隙(airgap)以降低寄生电容。然而，公知的气隙是在形成接触插塞之前形成的，因此，由于源极/漏极接触件蚀刻的重叠偏移，装置可能会遭受短路。因此，需要一种改良的工艺。

发明内容

本发明实施例的目的在于提供一种半导体装置，以解决上述至少一个问题。

本发明的一实施例公开一种半导体装置，包括：半导体鳍片，形成于基板上；以及栅极结构，位于上述半导体鳍片的通道区域之上，上述栅极结构包括栅极介电层及栅极电极，其中上述栅极介电层包括底部分及侧部分，且上述栅极电极与上述栅极介电层的上述侧部分通过第一气隙而分开。

本发明的另一实施例公开一种半导体装置的形成方法，包括：接收半导体结构，其中上述半导体结构包括半导体鳍片设置于基板之上，虚置栅极结构设置于上述半导体鳍片的通道区域之上，外延源极/漏极特征部件形成于上述半导体鳍片之上且相邻于上述虚置栅极结构，以及层间介电材料层设置于上述外延源极/漏极特征部件及上述基板之上；移除上述虚置栅极结构，以形成第一沟槽于上述层间介电材料层中；形成栅极介电层于上述第一沟槽中，其中上述栅极介电层包括侧部分及底部分；形成第一牺牲层于上述栅极介电层之上，其中上述第一牺牲层包括沿着上述栅极介电层的上述侧部分的侧部分，以及位于上述栅极介电层的上述底部分之上的底部分；移除上述第一牺牲层的上述底部分，以暴露出上述栅极介电层的上述底部分；沉积栅极电极于上述第一沟槽内；以及移除上述第一牺牲层的上述侧部分，以形成第一气隙位于上述栅极电极与上述栅极介电层的上述侧部分之间。

本发明的又一实施例公开一种半导体装置的形成方法，包括：形成虚置栅极于基板上的半导体鳍片的通道区域域之上；形成外延源极/漏极特征部件于上述半导体鳍片的源极/漏极区域之上；沉积层间介电材料层于上述基板之上；移除上述虚置栅极，以形成栅极沟槽于上述层间介电材料层中；形成栅极介电层于上述栅极沟槽中；沿着上述栅极介电层的侧壁形成具有开口的第一牺牲层，以暴露出上述栅极介电层的底部分；沉积栅极电极于上述栅极沟槽中的上述栅极介电层的上述底部分之上；移除位于上述外延源极/漏极特征部件上的上述层间介电材料层的一部分，以形成接触沟槽；沿着上述接触沟槽的侧壁形成第二牺牲层，并且暴露上述外延源极/漏极特征部件的顶表面；沉积源极/漏极接触件于上述接触沟槽中的上述外延源极/漏极特征部件的上述顶表面之上；移除上述第一牺牲层及上述第二牺牲层，使得在上述栅极电极与上述栅极介电层之间形成第一气隙，并且在上述源极/漏极接触件与上述层间介电材料层之间形成第二气隙。

附图说明