[发明专利]静态随机存取存储器单元

说明书

本公开的静态随机存取存储器(SRAM)单元包括设置于一基板上的第一p井中的第一下拉装置、第二下拉装置、第一传输闸装置、以及第二传输闸装置；设置于基板上的第二p井中的第三下拉装置、第四下拉装置、第三传输闸装置、以及第四传输闸装置；设置于被设置在第一p井与第二p井之间的n井中的第一上拉装置及第二上拉装置；以及第二下拉装置与第一上拉装置之间的第一着陆垫。第一着陆垫借由第一栅极通孔的路径电性耦接至第二传输闸装置的栅极结构。

技术领域

本公开是涉及一种静态随机存取存储器(SRAM)单元，特别是涉及一种具有正交的金属线的静态随机存取存储器单元。

背景技术

半导体产业已经历了快速的成长。技术在半导体材料及设计上的进步，已产生了好几世代的半导体装置，其中每一世代都具有比先前世代更小且更复杂的电路。在集成电路(integrated circuit,IC)发展的过程中，功能密度(functional density,例如：每单位芯片面积的互连装置的数量)通常会增加，而几何尺寸(例如：使用制造制程所能产生的最小组件(或线路))则会缩小。这种微缩的过程通常会借由提高生产效率及降低相关成本来提供益处。然而，这些进步也确实增加了半导体装置在制程与制造上的复杂性。

在深次微米(deep sub-micron)集成电路技术中，嵌入式静态随机存取存储器(static random access memory,SRAM)装置在高速通讯、影像处理以及系统单芯片(system-on-chip,SOC)产品上成为了广受欢迎的存储单元。举例来说，双端(dual port,DP)SRAM装置允许平行操作，例如在一个周期内操作1R(1读取)1W(1写入)以及2R(2读取)或2W(2写入)，并因此具有高于单端SRAM的频宽。在具有缩小的特征尺寸及增加的封装密度的先进技术中，单元结构的低负载与高速是嵌入式存储器和SOC产品的重要要素。双端SRAM单元可能具有复杂的金属选路(routing)，这可能会为选路设置及微影(lithography)制程窗口带来挑战。因此，尽管现行的双端SRAM单元通常足以满足其预期目的，但它们并非在所有方面都是令人满意的。

发明内容

本公开实施例提供一种SRAM单元。上述SRAM单元包括第一下拉装置(PD-1)、第二下拉装置(PD-2)、第一传输闸装置(PG-1)、以及第二传输闸装置(PG-2)，设置于一基板上的第一p井中，其中第二传输闸装置(PG-2)及第二下拉装置(PD-2)的主动区沿着第一方向对准；第三下拉装置(PD-3)、第四下拉装置(PD-4)、第三传输闸装置(PG-3)、以及第四传输闸装置(PG-4)，设置于上述基板上的第二p井中，其中第三传输闸装置(PG-3)及上述第三下拉装置(PD-3)的主动区沿着第一方向对准；第一上拉装置(PU-1)及第二上拉装置(PU-2)，设置于被设置在第一p井与第二p井之间的n井中，其中第一上拉装置(PU-1)的主动区沿着第一方向延伸；以及第一着陆垫，设置于第二下拉装置(PD-2)与第一上拉装置(PU-1)之间，其中第一着陆垫借由第一栅极通孔的路径电性耦接至第二传输闸装置(PG-2)的一栅极结构。

本公开实施例提供一种SRAM单元。上述SRAM单元可包括第一下拉装置(PD-1)、第二下拉装置(PD-2)、第一传输闸装置(PG-1)、以及第二传输闸装置(PG-2)，设置于一基板上的第一p井中；第三下拉装置(PD-3)、第四下拉装置(PD-4)、第三传输闸装置(PG-3)、以及第四传输闸装置(PG-4)，设置于上述基板上的第二p井中；以及第一上拉装置(PU-1)及第二上拉装置(PU-2)，设置于被设置在第一p井与第二p井之间的n井中。第一下拉装置(PD-1)、第二下拉装置(PD-2)、以及第一上拉装置(PU-1)，共享沿着第一方向延伸的栅极结构，第一下拉装置(PD-1)的漏极、第二下拉装置(PD-2)的漏极、以及第一上拉装置(PU-1)的漏极，电性耦接至第一长接点。