[发明专利]一种制作半导体元件的方法在审
| 申请号： | 202110095432.5 | 申请日： | 2021-01-25 |
| 公开（公告）号： | CN114792702A | 公开（公告）日： | 2022-07-26 |
| 发明（设计）人： | 侯泰成;蔡馥郁;蔡滨祥;林大钧;侯朝钟;高苇昕 | 申请（专利权）人： | 联华电子股份有限公司 |
| 主分类号： | H01L27/22 | 分类号： | H01L27/22;H01L43/08;H01L43/10;H01L43/12 |
| 代理公司： | 北京市柳沈律师事务所 11105 | 代理人： | 陈小雯 |
| 地址： | 中国台*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 制作 半导体 元件 方法 | ||
1.一种制作半导体元件的方法，其特征在于，包含：
提供基底，该基底包含磁阻式随机存取存储器区域以及逻辑区域；
形成磁性隧穿结(magnetic tunneling junction,MTJ)于该磁阻式随机存取存储器区域；
形成上电极于该磁性隧穿结上；以及
进行可流动式化学气相沉积(flowable chemical vapor deposition,FCVD)制作工艺以形成第一金属间介电层环绕该上电极以及该磁性隧穿结。
2.如权利要求1所述的方法，另包含：
形成第二金属间介电层于该磁阻式随机存取存储器区域以及该逻辑区域上；
形成第一金属内连线于该磁阻式随机存取存储器区域的该第二金属间介电层内；
形成该磁性隧穿结于该第一金属内连线上；
形成该第一金属间介电层于该磁阻式随机存取存储器区域以及该逻辑区域；
去除该逻辑区域的该第一金属间介电层；以及
形成第二金属内连线于该逻辑区域上。
3.如权利要求2所述的方法，其中该上电极顶表面低于该第二金属内连线顶表面。
4.如权利要求2所述的方法，另包含：
形成停止层于该第一金属间介电层上；
形成第三金属间介电层于该停止层上；以及
形成第三金属内连线于该磁阻式随机存取存储器区域以连接该上电极以及第四金属内连线于该逻辑区域以连接该第二金属内连线。
5.如权利要求1所述的方法，其中该逻辑区域的该第一金属间介电层顶表面低于该磁阻式随机存取存储器区域的该第一金属间介电层顶表面。
6.如权利要求5所述的方法，其中该逻辑区域的该第一金属间介电层及该磁阻式随机存取存储器区域的该第一金属间介电层的高度差小于400埃。
7.如权利要求1所述的方法，另包含于进行该可流动式化学气相沉积制作工艺后平坦化该第一金属间介电层。
8.如权利要求7所述的方法，其中该平坦化制作工艺包含化学机械研磨制作工艺。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于联华电子股份有限公司，未经联华电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202110095432.5/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的
