[发明专利]一种用于Memory VRTT动态响应测试的上位机系统及其工作方法

说明书

本申请公开了一种用于Memory VRTT动态响应测试的上位机系统及其工作方法，该上位机系统包括：上位机、待测板卡、逻辑开关接线模块、数字万用表、示波器、VRTT Tool和数据处理模块。待测板卡、逻辑开关接线模块、数字万用表和示波器构成自校正实现区，待测板卡、示波器和VRTT Tool构成数据采集区，数据处理模块构成数据处理区。该方法包括：搭建测试环境；按照Memory VRTT标准进行上电；进行探棒自校正和探棒精度自校正；启动初始测试；判断初始测试结果是否符合SPEC标准；如果是，利用数据处理模块生成测试报告；否则进行调试；调试完毕重新进行探棒自校正和探棒精度自校正，直到获取测试报告；按照Memory VRTT标准下电。通过本申请，能有效提高测试效率和测试结果的准确性。

技术领域

本申请涉及服务器Memory(内存)动态响应测试技术领域，特别是涉及一种用于Memory VRTT动态响应测试的上位机系统及其工作方法。

背景技术

随着服务器技术的发展，对服务器质量的要求越来越高。其中，服务器Memory的动态响应，是服务器Memory在Power设计时需要考虑的关键项目。因此，如何对服务器的Memory VRTT(Voltage Regulator Test Tool，是Intel专用的测试工具)动态响应进行测试，从而确定服务器Memory的动态响应特性，是个重要的技术问题。

目前对服务器的Memory VRTT动态响应进行测试的方法，通常是采用手动测试。具体地，采用手动方式对示波器探棒进行校正，有时需要多次手动调整，手动调节VRTT tool参数，分析过程中需要手动将数据和波形填入测试报告模块中。

然而，目前对服务器的Memory VRTT动态响应进行测试的方法中，由于采用手动调节的环节较多，而且某些环节需要重复验证，导致测试效率较低、测试结果的准确性不够高。

发明内容

本申请提供了一种用于Memory VRTT动态响应测试的上位机系统及其工作方法，以解决现有技术中的测试方法使得测试效率较低、测试结果的准确性不够高的问题。

为了解决上述技术问题，本申请实施例公开了如下技术方案：

一种用于Memory VRTT动态响应测试的上位机系统，所述系统包括：上位机、待测板卡、逻辑开关接线模块、数字万用表、示波器、VRTT Tool和数据处理模块，所述待测板卡、逻辑开关接线模块、数字万用表和示波器构成自校正实现区，所述待测板卡、示波器和VRTTTool构成数据采集区，所述数据处理模块构成数据处理区，所述上位机通过JTAG-USB及PMBUS-Dongle-USB与待测板卡通信连接，所述上位机通过USB线缆分别与逻辑开关接线模块和VRTT Tool连接，所述上位机通过GPIB线缆分别与数字万用表、示波器和数据处理模块连接，所述待测板卡通过差分探棒和单端探棒与示波器连接，所述待测板卡通过逻辑开关接线模块与数字万用表连接，所述待测板卡还通过逻辑开关接线模块与示波器连接，所述待测板卡通过USB线缆与VRTT Tool连接；

所述自校正实现区，用于实现探棒自校正和确定最终SPEC的探棒精度自校正；

所述数据采集区，用于根据上位机的控制，执行初始测试以及调试过程中的复验测试；

所述数据处理区，用于获取并处理来自上位机的数据，当处理结果符合SPEC标准时生成测试报告并回传至上位机，当处理结果不符合SPEC标准时向上位机返回调节命令，上位机调节环路PID及非线性参数并重新发送数据，直到数据处理模块的处理结果符合SPEC标准为止；

所述逻辑开关接线模块，用于根据所获取的命令，采用不同的开关方式实现不同的状态模式，所述状态模式包括：正常测试模式、探棒自校正模式和探棒精度自校正模式。