[发明专利]半导体装置及其制造方法

说明书

本发明涉及一种半导体装置及其制造方法。根据一个实施方式，半导体装置具备包含沿第1方向交替地积层的多个电极层与多个绝缘层的积层膜。进而，所述装置具备包含在所述积层膜内沿所述第1方向延伸的电荷储存层与第1半导体层的柱状部。进而，所述装置具备第2半导体层或第1绝缘膜，所述第2半导体层或第1绝缘膜设置在所述积层膜及所述柱状部上，包含与所述第1半导体层中所包含的杂质原子相同的杂质原子，且在所述第1方向上具有所述杂质原子的浓度斜率。

相关申请案的引用

本申请案基于2020年7月7日提出申请的以往日本专利申请案第2020-117284号的优先权利益，且追求该利益，其全部内容通过引用而包含于此。

技术领域

本发明的实施方式涉及一种半导体装置及其制造方法。

背景技术

在半导体装置包含杂质原子的情况下，期望能够优化杂质原子对半导体装置的性能 所造成的影响。

发明内容

根据一个实施方式，半导体装置具备包含沿第1方向交替地积层的多个电极层与多 个绝缘层的积层膜。进而，所述装置具备包含在所述积层膜内沿所述第1方向延伸的电荷储存层与第1半导体层的柱状部。进而，所述装置具备第2半导体层或第1绝缘膜， 所述第2半导体层或第1绝缘膜设置在所述积层膜及所述柱状部上，包含与所述第1半 导体层中所包含的杂质原子相同的杂质原子，且在所述第1方向上具有所述杂质原子的 浓度斜率。

附图说明

图1是表示第1实施方式的半导体装置的结构的剖视图。

图2是表示第1实施方式的半导体装置的结构的放大剖视图。

图3(a)、(b)、图4(a)、(b)、图5(a)、(b)、图6(a)、(b)、图7(a)、(b)是表示第1实施方式的半导体装置的制造方法的剖视图。

图8(a)～(c)是表示第1实施方式的半导体装置的制造方法的详情的剖视图。

图9(a)、(b)是用来说明第1实施方式的半导体装置内的磷原子浓度的曲线图。

图10(a)、(b)是表示第1实施方式的变化例的半导体装置的制造方法的剖视图。

图11是表示第2实施方式的半导体装置的结构的剖视图。

图12是表示第2实施方式的半导体装置的结构的放大剖视图。

图13(a)、(b)、图14(a)、(b)、图15(a)、(b)、图16(a)、(b)、图17(a)、(b)、图18(a)、(b)、图19(a)、(b)、图20(a)、(b)、图21(a)、(b)是表示第2实施方式的半导体装置的制 造方法的剖视图。

图22是用来说明第2实施方式的半导体层等中所包含的磷原子浓度的曲线图。

图23是表示第3实施方式的半导体装置的结构的剖视图。

图24(a)、(b)是表示第3实施方式的半导体装置的制造方法的剖视图。

图25是表示第1实施方式的变化例的半导体装置的结构的剖视图。

具体实施方式

下面，参照附图对实施方式进行说明。在图1到图25中，相同的构成被标注相同 的符号，且重复的说明被省略。

(第1实施方式)

图1是表示第1实施方式的半导体装置的结构的剖视图。图1的半导体装置例如为三维闪速存储器。