[发明专利]一种外插卡连接状态的监测方法、装置及系统

说明书

本发明公开了一种外插卡连接状态的监测方法、装置及系统，在检测到外插卡插入至外接插槽后，获取外插卡中的各个霍尔传感器输出的测量电压值；依据每个测量电压值及预先存储的正常电压值确定出各个异常测量电压值；依据预设规则及各个异常测量电压值确定出外插卡中连接异常的第一金手指pin对的位置；其中，预先将外接插槽中的具有相应极性的各第二金手指pin对进行分组，将外插卡中的各第一金手指pin对分为多个测量单元，每两个相邻测量单元之间设置一个霍尔传感器，测量单元中第一金手指pin对的数量与每组中第二金手指pin对的数量相同。本发明能够实现对外插卡中每个金手指pin连接情况的检测，有利于提高系统可靠性。

技术领域

本发明实施例涉及计算机技术领域，特别是涉及一种外插卡连接状态的监测方法、装置。

背景技术

目前，各厂商通常选择在服务器内使用外插接口并搭配外插卡的方法，来满足客户对增强服务器性能的要求，这些外插卡通过物理接口与CPU进行交互，提升了服务器的运算能力、存储容量等性能。

但在实际应用中，由于外插卡的金手指与外插接口之间存在物理连接状态问题，无法直观判断的外插卡是否无法识别、降带宽等。为提高系统可靠性，目前可以通过在外插卡的金手指上预留在位检测PIN，用来检测设备的在位状态，但由于在位PIN数量有限，导致无法直观地表现金手指所有PIN接触状态的问题。

现有的技术方案以PCIE x16插槽为例(具有164个PIN)，PCIE x16金手指上存在固定的4个PIN作为Present在位信号，此信号在外插卡端接地，并在主板端或转接板端上拉，此时主板CPLD等逻辑器件通过读取Present信号的电平判断外插卡是否在位，如图1所示，当板卡接入时，根据板卡Present信号是否拉低，来检测板卡的在位状态，并通过主板上CPLD等逻辑芯片读取拉低的Present信号数量，检测板卡带宽信息。

根据实际应用情况，部分外插卡占用Present检测PIN作为信号传输PIN，主板端CPLD仅能通过监测某一在位PIN来判断此插槽插卡的在位情况，此外，通过检测Present信号的方法，只能确保在位PIN连接正常，不能排除外接插槽部分其他PIN受损的情况导致的其他PIN连接异常的可能，因此无法有效的反应外插卡整体的连接状态。

鉴于此，如何提供一种解决上述技术问题的外插卡连接状态的监测方法、装置及系统成为本领域技术人员需要解决是问题。

发明内容

本发明实施例的目的是提供一种外插卡连接状态的监测方法、装置及系统，在使用过程中能够实现对外插卡中每个金手指pin连接情况的检测，有利于提高系统可靠性。

为解决上述技术问题，本发明实施例提供了一种外插卡连接状态的监测方法，包括：

在检测到外插卡插入至外接插槽后，获取所述外插卡中的各个霍尔传感器输出的测量电压值；

依据每个所述测量电压值及预先存储的正常电压值确定出各个异常测量电压值；

依据预设规则及各个所述异常测量电压值确定出所述外插卡中连接异常的第一金手指pin对的位置；其中：

预先将外接插槽中的各个第二金手指pin对进行分组，每个所述第二金手指pin对中的两个第二金手指pin的磁极相反，每个组中位于同一侧的各个第二金手指pin的磁极相同，相邻两组中位于同一侧的第二金手指pin的磁极相反；预先将所述外插卡中的各个第一金手指pin对划分为多个测量单元，每两个相邻所述测量单元之间设置一个霍尔传感器，每个所述测量单元中第一金手指pin对的数量与每个所述组中第二金手指pin对的数量相同。

可选的，还包括：

预先记录外插卡中每个所述第一金手指pin对均正常连接外接插槽中对应的所述第一金手指pin对时，所述霍尔传感器输出的正常电压值；