[发明专利]晶体管特性、电子电路特性的仿真方法、非暂时性记录介质

说明书

提供了一种晶体管特性、电子电路特性的仿真方法、非暂时性记录介质，所述晶体管包括半导体层和栅极，所述半导体层包括：彼此分离的源极和漏极以及位于所述源极和所述漏极之间的沟道，所述栅极面向所述半导体层的沟道，所述方法包括：基于泊松方程以及基于电荷中性定律计算热平衡陷阱电荷密度Q’_T的过程(a)；在所述栅极和所述半导体层之间施加电压后计算所述瞬态陷阱电荷密度q_T的过程(b)；基于所述瞬态陷阱电荷密度q_T计算自由载流子电荷密度q_I的过程(c)；基于所述自由载流子电荷密度q_I计算在所述源极和所述漏极之间流动的漏极电流I_d的过程(d)。

相关申请的交叉引用

本申请要求享有于2020年1月24日提交的日本专利申请号2020-009620的权益，其全部公开通过引用纳入本文。

技术领域

本公开一般涉及晶体管特性的仿真方法、包括晶体管的电子电路特性的仿真方法以及存储晶体管特性的仿真程序的非暂时性记录介质。

背景技术

通常，液晶显示器、有机电致发光(EL)显示器及类似显示设备通过在玻璃基板、塑料薄膜基板等上形成半导体层并且形成包括半导体层中或其上的晶体管的各种类型的电子电路来制造。难以在玻璃基板、塑料薄膜基板等上形成单晶半导体层。因此，通常，在玻璃基板、塑料薄膜基板等上形成包含许多晶体缺陷的非单晶(多晶、非晶或类似物)半导体层。通常，在显示设备中安装由非单晶半导体层形成的多个薄膜晶体管(TFT)。

称为以集成电路为重点的仿真程序(SPICE)的仿真软件被广泛用于设计电子电路。用于晶体管称为紧凑模型的仿真模型被需要使用电路仿真器来仿真包含晶体管的该电子电路的特性。

用于由单晶半导体层形成的金属氧化物半导体型场效应晶体管(MOSFET)的紧凑模型的示例包括伯克利(Berkeley)短沟道IGFET模型(BSIM)、广岛大学半导体理工学研究中心(STARC)IGFET模型(HiSIM)等。同时，由非单晶半导体层形成的薄膜晶体管的已知紧凑模型的示例包括在日本专利申请号2010-062441、日本专利申请号2013-080847和非专利文献1(IEEE Trans.Electron Devices,vol.36,No.12,pp.2764-2769,1989)中公开的模型。

然而，这些用于薄膜晶体管的紧凑模型并没有反映由结构缺陷引起的陷于陷阱状态的陷阱电荷的非准静态效应(以下简称NQS效应)。NQS效应被定义为在改变终端电压后，沟道中电荷分布达到其热平衡值的时延现象。用于陷阱电荷分布达到热平衡的时间明显长于自由载流子电荷的时间。例如，陷阱电荷分布达到热平衡的延时是从几秒到几十秒。

日本专利申请公开号2010-171384公开了一种反映自由载流子电荷的NQS效应的MOSFET的紧凑模型。在日本专利申请公开号2010-171384中，构建了一个模型，其假设自由载流子电荷密度随时间呈指数变化(具有一阶延迟响应的时间依赖性)，直到向MOSFET施加电压后自由载流子电荷密度达到平衡为止。

非专利文献2(IEEE Trans.Electron Devices，vol.62，No.3，pp.862-8682015)公开了一种反映了陷阱电荷的NQS效应的薄膜晶体管的紧凑模型。在非专利文献2中，通过应用日本专利申请公开号2010-171384中公开的模型，将陷阱电荷的NQS效应纳入用于薄膜晶体管的紧凑模型中。

然而，这些反映陷阱电荷的NQS效应的薄膜晶体管的紧凑模型不能令人满意地重现测量结果。这是因为简单的一阶延迟函数不适用于描述陷阱电荷中的NQS效应的事实。

本公开是根据上述情况的观点进行的，并且本公开的目的是提供一种更接近地重现测量结果的晶体管特性的仿真方法。

发明内容