[发明专利]LDMOS器件及工艺方法

说明书

本发明公开了一种LDMOS器件，通过对LDMOS器件靠近沟道一侧的场板介质层STI进行刻蚀并填充可导电的第二掺杂多晶硅层，使得靠近沟道区的场板介质层厚度小于STI的整体介质层厚度，并且填充的多晶硅层与器件的栅极多晶硅层短接，器件的场板介质层由第二多晶硅层进行分割，实现第二多晶硅靠近沟道一侧的侧壁的场板介质层厚度和底部的场板介质层厚度小于STI的整体厚度，使得器件的特性得到进一步改善。

技术领域

本发明涉及半导体集成电路制造领域，特别涉及一种在BCD工艺中集成的LDMOS器件。本发明还涉及所述LDMOS器件的工艺方法。

背景技术

DMOS（Double-diffused MOS）由于具有耐高压，大电流驱动能力和极低功耗等特点，目前广泛应用在电源管理芯片中。在LDMOS (Lateral Double-diffused MOSFET，横向双扩散场效应晶体管) 器件中，导通电阻是一个重要的指标。在BCD (Bipolar-CMOS-DMOS)工艺中，LDMOS虽然与CMOS集成在同一块芯片中，但由于高击穿电压BV (BreakdownVoltage)和低特征导通电阻R_SP (Specific on-Resistance)之间存在矛盾/折中，往往无法满足开关管应用的要求。高压LDMOS既具有分立器件高压大电流特点，又吸取了低压集成电路高密度智能逻辑控制的优点，单芯片实现原来多个芯片才能完成的功能，大大缩小了面积，降低了成本，提高了能效，符合现代电力电子器件小型化、智能化、低能耗的发展方向。击穿电压和导通电阻是衡量高压LDMOS器件的关键参数。因此在获得相同击穿电压的情况下，应尽量降低R_SP以提高产品的竞争力。

现有的一种LDMOS结构中，如图1所示，以最为常见的NLDMOS器件为例，图中101是P型衬底或者是P型外延，103是栅介质层，104是多晶硅栅极，105是漂移区及RESURF层注入，107是P型体区注入，108是栅极侧墙，109是重掺杂N型区（源区、漏区），110是重掺杂P型区。

上述现有的LDMOS结构，利用CMOS工艺中的STI作为LDMOS器件的场板介质层，由于STI的工艺与CMOS器件共用，因此不能随意改动STI工艺的参数来优化LDMOS器件。因此，需要开发新的LDMOS器件结构和实现工艺来优化LDMOS器件的性能。

发明内容

本发明所要解决的技术问题是提供一种LDMOS器件，具有更优异的耐压性能及特征导通电阻性能。

本发明所要解决的另一技术问题在于提供所述LDMOS器件的工艺方法。

为解决上述问题，本发明所述的一种LDMOS器件，在剖视角度上，在第一导电类型的衬底101或者外延中具有第一导电类型的体区107以及第二导电类型的漂移区105，呈横向的排布。

在所述第一导电类型的衬底101表面还具有多晶硅栅极结构，所述多晶硅栅极结构包括栅介质层103、多晶硅栅极104以及栅极侧墙108，所述栅介质层103位于所述衬底101表面，将多晶硅栅极104与衬底101隔离，所述侧墙108位于多晶硅栅极104的两侧。

所述多晶硅栅极结构位于所述第一导电类型的体区107与第二导电类型的漂移区105之间的衬底101表面，且与分别位于其两侧的第一导电类型的体区107和第二导电类型的漂移区105均有重叠；所述多晶硅栅极104下方的体区107浅层形成所述LDMOS器件的沟道区。

所述第一导电类型的体区107中还包括重掺杂的第二导电类型掺杂区109，作为LDMOS器件的源区；在所述第一导电类型的体区107中还具有重掺杂的第一导电类型掺杂区110，形成体区107的接触引出区；所述重掺杂的第一导电类型掺杂区110位于所述重掺杂的第二导电类型掺杂区109之间，互相抵靠接触。