[发明专利]一种三电平降压DC-DC转换器的飞行电容电压平衡电路

说明书

本发明涉及一种三电平降压DC‑DC转换器的飞行电容电压平衡电路，属于电子电路技术领域。包括采样保持电路、比较选择电路、逻辑控制电路和VCF调节电路；采样保持电路的输入端接三电平DC‑DC主电路的VA端，其输出信号V_HOLD与比较选择电路的输入端相连；逻辑控制信号的输入端接比较选择电路的输出信号V_CMP2、V_CMP3以及相位φ2和φ4阶段的检测信号Vφ2和Vφ4；V_CF调节电路的输入信号接逻辑控制电路的输出信号V_CH，其输出信号与三电平DC‑DC主电路的V_A端相连接，从而构成一个闭合环路。该电路在进行飞行电容平衡的时候不需要用占空比信号来进行补偿，故而减小了电感电流纹波和输出电压纹波，提高了系统的能量转换效率。

技术领域

本发明属于电子电路技术领域，尤其涉及三电平降压DC-DC转换器的飞行电容电压平衡电路。

背景技术

电压转换器作为电源传输电路的关键元件，直接影响着电子产品的尺寸大小、功率效率等。随着计算机和通信产品对电压转换器小型化需求的不断增加，高功率密度负载点(POL)转换器拓扑结构成为现代电子设备领域的迫切需要。相对于传统二电平的降压转换器，三电平降压转换器在减小器件电压应力和电感电流纹波、降低开关损耗和传导损耗、提高转换效率和功率密度方面具有独特的优势。然而由于开关频率变化、飞行电容和功率开关寄生电容存在以及控制信号之间的时间不匹配等因素，会导致飞行电容电压无法平衡到输入电压V_IN的一半，从而对系统的能量转换效率产生较为显著的影响。

目前针对三电平转换器飞行电容平衡问题的研究主要如文献【X.Liu，C.Huang，and P.K.T.Mok，“A high-frequency three-level Buck converter with real-timecalibration and wide output range for fast-DVS，”IEEE J.Solid-State Circuits，vol.53，no.2，pp.582–595，Feb.2018.】所示，其中涉及的飞行电容校准电路可以将飞行电容电压稳定在V_IN/2。该电路提出了带有共模反馈(CMFB)的差分放大器(DDA)的实时校准方案，通过调节占空比实时调节飞行电容电压达到输入电压一半的平衡状态，可以将转换器的带宽扩展到更高的频率。然而实时校准电路中一部分占空比信号会用来补偿飞行电容的不平衡，导致占空比会高于理想情况下的三电平降压转换器的占空比信号，从而产生较大的电感电流纹波和输出电压纹波，降低了整个系统能量转换效率。

发明内容

要解决的技术问题

为了解决传统三电平转化器中利用占空比信号补偿飞行电容不平衡从而产生较大电流、电压纹波的问题，本发明提出一种三电平降压转换器的飞行电容电压平衡电路，且由飞行电容电压平衡电路和三电平DC-DC主电路、环路逻辑控制电路、电平移位与驱动电路组成的三电平降压转换器电路。在不影响占空比的条件下解决了飞行电容的不平衡问题，提高了三电平降压转换器的工作效率。

技术方案

一种三电平降压DC-DC转换器的飞行电容电压平衡电路，其特征在于包括采样保持电路、比较选择电路、逻辑控制电路和V_CF调节电路；所述的采样保持电路的输入端接三电平DC-DC主电路的V_A端，其输出信号V_HOLD与比较选择电路的输入端相连；逻辑控制信号的输入端接比较选择电路的输出信号V_CMP2、V_CMP3以及相位φ2和φ4阶段的检测信号V_φ2和V_φ4；V_CF调节电路的输入信号接逻辑控制电路的输出信号V_CH，其输出信号与三电平DC-DC主电路的V_A端相连接，从而构成一个闭合环路。