[发明专利]可配置软封装后修复(SPPR)方案

说明书

本申请涉及可配置软封装后修复SPPR方案。公开了用以执行先前经修复的数据群组的软封装后修复的多行修复模式的系统和方法。装置可具有激活电路系统，其包含在激活后发送输入信号的模式寄存器位或控制反熔丝。所述装置还可包含逻辑元件，其接收所述输入信号且在接收到所述输入信号后发送启用多行修复模式的配置信号。

技术领域

本公开涉及存储器装置，且更具体地说，涉及能够执行存储器装置的封装后修复的多个模式的方法和系统。

背景技术

例如随机存取存储器(RAM)装置、动态RAM装置(DRAM)、静态RAM装置(SRAM)或快闪存储器的存储器装置通常用于电子系统中以提供存储器功能以促进数据处理操作和/或促进可促进数据处理操作的数据存储。为此，这些存储器装置可具有可各自存储信息的一或多个位的多个存储器单元。存储器单元可以布置在存储器组的存储器阵列内的可寻址群组(例如，行或列)中。当存储器控制器接收请求以存取行或列时，例如当执行读取或写入操作时，存储器控制器可激活对存储器单元的行和/或列的存取。

由于制造误差和/或故障，某些存储器单元可以是有缺陷的。质量控制测试可用于识别含有此类有缺陷的存储器单元的行和/或列。如果有缺陷的存储器单元的数量较小，那么存储器单元的封装前重新分配可用于防止原本起作用的装置的丢弃。在此类系统中，在制造期间可以使得额外的可寻址数据单元(例如，冗余行和/或列)可供使用，并且与有缺陷的行和/或列相关联的地址可以被重新分配到冗余行和/或列。此类重新分配可以是硬连线。举例来说，重新分配信息可以存储在非易失性存储装置(例如，安置在存储器装置内的熔断熔丝或反熔丝)中。此操作不容易可逆，由于存储装置的非易失性。

在存储器装置的正常使用过程中，其它存储器行和/或列可能失效并且呈现有缺陷的单元。为了延长在这些缺陷的存在下存储器装置的寿命，封装后修复(PPR)方法可以用于修复存储器装置。DDR5标准界定两种类型的PPR重新映射能力，被称作“硬PPR”和“软PPR”。硬PPR持续重新映射从指定故障行到指定备用行的存取。硬PPR行重新映射经受住功率循环。软PPR重新映射暂时映射从故障行到指定备用行的存取。

在一些情况下，可修复存储器装置中的多个行地址。通常，在压缩LSB地址的情况下修复2、4或8个行地址。此需要将软封装后修复的所有相关联行中的数据写回到利用SPPR的裸片。在许多应用中，将数据恢复到多个行所需的时间和复杂度不合需要或过高。对于那些应用，单行地址的SPPR修复可为优选的。其它应用可不具有此限制或并不采用SPRR模式且仅采用不需要保留数据的HPPR模式。

发明内容

一方面，本申请涉及一种存储器装置，包括：激活电路系统，其包括被配置成在激活后发送输入信号的模式寄存器位或控制反熔丝；和逻辑元件，其被配置成：接收输入信号；和在接收到输入信号后发送配置信号，其中配置信号启用多行修复模式。

另一方面，本申请涉及一种用于软封装后修复(SPPR)的方法，包括：经由激活电路系统将输入信号从模式寄存器位或反熔丝发送到逻辑元件；在接收到输入信号之后经由逻辑元件将配置信号发送到SSPR电路系统；以及经由SSPR电路系统并在接收到配置信号之后启用多行地址修复模式。

另一方面，本申请涉及一种存储器装置，包括：存储器组，其包括存储器单元的多个可寻址群组，其中存储器单元的多个可寻址群组包括可寻址群组的主要集合和可寻址群组的次要集合；和控制电路系统，其被配置成激活多个可寻址群组中的可寻址群组，所述控制电路系统包括：第一修复电路系统，其包括被配置成存储对应于在第一模式下修复的多个可寻址群组中的第一有缺陷的可寻址群组的地址的第一集合的第一非易失性存储器；第二修复淡路系统，其包括被配置成存储对应于在第二模式下修复的多个可寻址群组中的第二有缺陷的可寻址群组的地址的第二集合的第二非易失性存储器；激活电路系统，其包括被配置成在激活后发送输入信号的模式寄存器位或控制反熔丝；和逻辑元件，其被配置成：接收输入信号；和在接收到输入信号后发送配置信号，其中配置信号启用第一有缺陷的可寻址群组或第二有缺陷的可寻址群组的多行修复模式。

附图说明