[发明专利]一种基于AXI的芯片互联系统在审
| 申请号： | 202110064540.6 | 申请日： | 2021-01-18 |
| 公开（公告）号： | CN112732611A | 公开（公告）日： | 2021-04-30 |
| 发明（设计）人： | 周超;谢超 | 申请（专利权）人： | 上海国微思尔芯技术股份有限公司 |
| 主分类号： | G06F13/40 | 分类号： | G06F13/40;G06F13/42 |
| 代理公司： | 北京清大紫荆知识产权代理有限公司 11718 | 代理人： | 李思琼;冯振华 |
| 地址： | 201306 上海市浦东新区中国（上海）自由*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 基于 axi 芯片 联系 | ||
【权利要求书】：
1.一种基于AXI的芯片互联系统，其特征在于，包括：
物理层连接，采用高速串行总线进行片间物理层通信；
数据链路层通信，数据链路层中包括CRC校验单元，用以保证数据传输的完整；还包括链路检测单元，用以检测链路层的稳定性；
协议层通信，协议层为上层的用户提供AXI接口和AXI LITE接口。
2.根据权利要求1所述的基于AXI的芯片互联系统，其特征在于，发送端物理层中包括并串电路，用于输出串行数据，接收端物理层中包括同步电路，用于对高速串行总线进行稳定采样。
3.根据权利要求2所述的基于AXI的芯片互联系统，其特征在于，接收端物理层中还包括串并电路，用于对串行数据进行串并转换后输出。
4.根据权利要求1所述的基于AXI的芯片互联系统，其特征在于，链路检测单元包括bit顺序调整，用于对并行数据进行顺序调整。
5.根据权利要求1所述的基于AXI的芯片互联系统，其特征在于，数据链路层还包括版本管理单元，用以完成后续方案的更新迭代。
6.根据权利要求1所述的基于AXI的芯片互联系统，其特征在于，协议层和AXI接口之间设置FIFO电路，用于对数据进行缓存。
7.根据权利要求1所述的基于AXI的芯片互联系统，其特征在于，发送端的协议层中包括寄存器空间，同时提供寄存器接口，用以对状态信息进行监控并且开放自定义协议接口。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海国微思尔芯技术股份有限公司，未经上海国微思尔芯技术股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202110064540.6/1.html，转载请声明来源钻瓜专利网。
