[发明专利]一种基于GaN HEMT的开关集成芯片与制作方法

说明书

本申请实施例公开了一种基于氮化镓高电子迁移率晶体管GaN HEMT的开关集成芯片与制作方法，包括：提供硅基GaN晶圆(包括硅基衬底和GaN外延层X)，GaN外延层X包括目标区域GaN外延层X1和非目标区域GaN外延层X2；采用刻蚀工艺去除非目标区域GaN外延层X2，在硅基衬底的上端面形成用于制作Si CMOS开关控制电路的Si CMOS器件区域；在目标区域GaN外延层X1上形成用于制作GaN HEMT开关电路的GaN HEMT器件区域。采用本申请实施例的方法，实现了在同一芯片上集成制作GaN HEMT开关电路和Si CMOS开关控制电路，提升器件集成度、减小芯片面积和成本、提升器件性能。

技术领域

本申请涉及芯片制作领域，具体涉及开关电路芯片和控制电路芯片，特别是一种基于氮化镓高电子迁移率晶体管GaN HEMT的开关集成芯片与制作方法。

背景技术

随着5G时代的到来，终端产品对设备的射频系统有了更高的需求：高集成、小型化、高性能等。Si CMOS开关控制电路具有功耗低、电压范围宽、抗干扰能力强等优点，在制作上由于集成度高且成本低而得到了广泛的应用。基于氮化镓的高电子迁移率晶体管GaNHEMT具有输出功率大、效率高、开关频率高、击穿电压高等优点，从而GaN HEMT开关电路具有较快的开关速度、工作电压高、驱动损耗小等优点，成为目前无线通信领域和电力电子应用领域中的核心开关电路。

发明内容

本申请实施例提供了基于氮化镓高电子迁移率晶体管GaN HEMT的开关集成芯片与制作方法，实现了在同一芯片上集成制作GaN HEMT开关电路和Si CMOS开关控制电路，保证芯片器件的总体性能，同时减小芯片面积，能够节省终端产品的成本，进一步满足5G通信和电力电子领域的应用需求。

第一方面，本申请实施例提供了一种基于GaN HEMT的开关集成芯片的制作方法，开关集成芯片包括基于氮化镓高电子迁移率晶体管GaN HEMT的开关电路和基于硅工艺的互补金属氧化物半导体CMOS控制电路，开关集成芯片的制作方法包括：

提供硅基GaN晶圆，硅基GaN晶圆包括硅基衬底、设置于硅基衬底的上端面的GaN外延层X，GaN外延层X包括目标区域GaN外延层X1和非目标区域GaN外延层X2，目标区域GaN外延层X1和非目标区域GaN外延层X2为相邻设置；

采用刻蚀工艺去除非目标区域GaN外延层X2，使得硅基衬底的上端面形成Si器件区域，Si器件区域用于制作Si CMOS开关控制电路；

在目标区域GaN外延层X1上形成GaN HEMT器件区域，GaN HEMT器件区域用于制作GaN HEMT开关电路。

第二方面，本申请实施例提供了一种基于GaN HEMT的开关集成芯片，开关集成芯片包括：

硅基GaN晶圆，硅基GaN晶圆包括硅基衬底、硅基衬底上包括Si CMOS器件区域，SiCMOS器件区域上承载有Si CMOS开关控制电路；

硅基衬底上还包括GaN外延层X以及设置于GaN外延层X上方的GaN HEMT器件区域，GaN HEMT器件区域上承载有GaN HEMT开关电路；

Si CMOS器件区域与GaN HEMT器件区域相邻设置，Si CMOS器件区域和GaN HEMT器件区域按照如上述第一方面所描述的一种基于GaN HEMT的开关集成芯片的制作方法制作生成，具体方法如下：

提供硅基GaN晶圆，硅基GaN晶圆包括硅基衬底、设置于硅基衬底的上端面的GaN外延层X，GaN外延层X包括目标区域GaN外延层X1和非目标区域GaN外延层X2，目标区域GaN外延层X1和非目标区域GaN外延层X2为相邻设置；

采用刻蚀工艺去除非目标区域GaN外延层X2，使得硅基衬底的上端面形成Si CMOS器件区域，Si CMOS器件区域用于制作Si CMOS开关控制电路；