[发明专利]半导体结构及其制造方法、半导体器件、芯片

权利要求书

1.一种半导体结构，其特征在于，包括：

半导体衬底及形成于所述半导体衬底上的介质层；

嵌入于所述介质层中的导通孔；

形成于所述导通孔中的第一含钴覆盖层；

形成于所述第一含钴覆盖层上的金属互连线，所述金属互连线填充于所述导通孔内；以及，

形成于所述金属互连线上的第二含钴覆盖层，所述第二含钴覆盖层仅位于填充在所述导通孔内的金属互连线上。

2.根据权利要求1所述的半导体结构，其特征在于，

所述金属互连线的上表面低于所述介质层的上表面；

所述第二含钴覆盖层的上表面与所述介质层的上表面齐平。

3.根据权利要求1所述的半导体结构，其特征在于，

所述介质层为层间介质层或金属间介质层。

4.根据权利要求1所述的半导体结构，其特征在于，还包括：

形成于所述介质层和所述第二含钴覆盖层上的停止层，所述停止层覆盖所述第二含钴覆盖层及所述导通孔两侧的介质层。

5.根据权利要求1所述的半导体结构，其特征在于，还包括：

形成于所述导通孔内壁与所述第一含钴覆盖层之间的阻挡金属层。

6.一种半导体器件，其特征在于，包括权利要求1-5中任一权利要求所述的半导体结构。

7.一种芯片，其特征在于，包括权利要求6所述的半导体器件。

8.一种半导体结构的制造方法，其特征在于，包括：

提供半导体衬底及形成于所述半导体衬底上的介质层，所述介质层中形成有导通孔；

在所述导通孔中沉积第一含钴覆盖层；

在所述第一含钴覆盖层上沉积金属形成金属互连线，所述金属互连线填充于所述导通孔内；

对所述金属互连线进行平坦化，使所述金属互连线的上表面低于所述介质层的上表面；

在所述金属互连线上沉积第二含钴覆盖层，使所述第二含钴覆盖层仅位于填充在所述导通孔内的所述金属互连线之上。

9.根据权利要求8所述的方法，其特征在于，在所述导通孔中沉积第一含钴覆盖层，包括：

在所述介质层表面及所述导通孔内壁上电镀阻挡金属层；

在所述阻挡金属层上电镀含钴材料，以形成第一含钴覆盖层。

10.根据权利要求9所述的方法，其特征在于，对所述金属互连线进行平坦化，包括：

对位于所述第一含钴覆盖层上的金属互连线进行平坦化，直至露出所述第一含钴覆盖层；

对位于所述介质层上的所述阻挡金属层和所述第一含钴覆盖层进行平坦化，直至露出所述介质层的上表面；

对位于所述导通孔中的所述金属互连线继续进行平坦化，直至所述金属互连线的上表面低于所述介质层的上表面。

11.根据权利要求10所述的方法，其特征在于，在所述金属互连线上沉积第二含钴覆盖层，使所述第二含钴覆盖层仅位于填充在所述导通孔内的所述金属互连线之上，包括：

采用选择性沉积技术在所述金属互连线的表面上沉积第二含钴覆盖层；或者，

采用选择性沉积技术在所述金属互连线的表面上沉积第二含钴覆盖层；对所述第二含钴覆盖层进行平坦化，直至所述第二含钴覆盖层的上表面与所述介质层的上表面齐平。

12.根据权利要求11所述的方法，其特征在于，还包括：

在所述第二含钴覆盖层和所述介质层上沉积停止层，所述停止层覆盖所述第二含钴覆盖层及所述导通孔两侧的介质层。

13.根据权利要求8-12任一项所述的方法，其特征在于，

所述介质层为层间介质层或金属间介质层。