[发明专利]限流控制电路、具有所述限流控制电路的开关电源芯片

权利要求书

1.一种限流控制电路，其特征在于，包括输出电流采样模块、第一电压比较模块、滞回比较器模块、逻辑控制模块、电容充放电模块和限流控制模块，所述输出电流采样模块通过获取输出电流的大小，输出对应的采样电压信号；所述第一电压比较模块比较采样电压信号和第一参考电压信号，所述第一参考电压信号为大小电流阈值电压信号，输出第一比较信号；所述滞回比较器模块比较滞回比较器单元的上下阈值和电容输出电压，输出第二比较信号；所述逻辑控制模块根据所述第一比较信号和第二比较信号，输出逻辑控制信号；所述电容充放电模块根据逻辑控制信号调整电容对应的电容输出电压；所述限流控制模块根据所述逻辑控制信号输出限流控制信号；

当电容输出电压小于滞回比较器单元的下阈值，且当采样电压信号大于第一参考电压信号，对电容进行充电，电容输出电压升高，输出的限流控制信号允许输出电流为大电流；当电容输出电压持续升高，电容输出电压小于滞回比较器单元的上阈值，大于等于滞回比较器单元的下阈值，且当采样电压信号大于第一参考电压信号，仍然保持对电容进行充电，电容输出电压升高，输出的限流控制信号允许输出电流为大电流；当电容输出电压大于滞回比较器单元的上阈值，对电容进行放电，电容输出电压降低，输出的限流控制信号允许的输出电流变为小电流；当电容输出电压持续降低，电容输出电压重新降低到小于滞回比较器单元的上阈值，仍然保持对电容进行放电，电容输出电压持续降低且仍大于滞回比较器单元的下阀值，输出的限流控制信号允许的输出电流为小电流。

2.如权利要求1所述的限流控制电路，其特征在于，所述输出电流采样模块包括：电阻R1、电阻R2、电阻R3、电阻R4和运算放大器OP1，运算放大器OP1的正电源端接电源电压VCC，运算放大器OP1的负电源端接地，所述电阻R1的一端作为电流采样引脚二与电流采样电阻的一端相连，所述电阻R1的另一端与电阻R2的一端相连且与运算放大器OP1的反相输入端相连，电阻R4的一端接地，所述电阻R4的另一端与电阻R3的一端相连且与运算放大器OP1的同相输入端相连，所述电阻R3的另一端作为电流采样引脚一与所述电流采样电阻的另一端相连，所述运算放大器OP1的输出端与电阻R2的另一端相连且作为所述输出电流采样模块的输出端VA。

3.如权利要求1所述的限流控制电路，其特征在于，所述第一电压比较模块为第一比较器，第一参考电压信号作为第一比较器COMP1的反相输入端，输出电流采样模块的输出端VA作为第一比较器COMP1的同相输入端，第一比较器COMP1的正电源端接工作电压VDD，第一比较器COMP1的负电源端接地，第一比较器COMP1的输出端作为第一电压比较模块的输出端VB。

4.如权利要求1所述的限流控制电路，其特征在于，所述逻辑控制模块为两输入的与非门，其中与非门第一输入端与第一电压比较模块的输出端VB相连，与非门第二输入端与滞回比较器模块的输出端VC相连，所述与非门的输出端作为所述逻辑控制模块的输出端VD。

5.如权利要求4所述的限流控制电路，其特征在于，所述与非门包括PMOS管M1、PMOS管M2、NMOS管M3、NMOS管M4，所述PMOS管M1的源极、PMOS管M2的源极接工作电压VDD，所述PMOS管M1的漏极、PMOS管M2的漏极、NMOS管M3的漏极连接且作为所述逻辑控制模块的输出端VD，所述PMOS管M1的栅极、NMOS管M4的栅极相连且作为与非门第一输入端，所述NMOS管M4的源极接地，所述NMOS管M4的漏极与NMOS管M3的源极相连，所述NMOS管M3的栅极与PMOS管M2的栅极相连且作为与非门第二输入端。

6.如权利要求1所述的限流控制电路，其特征在于，所述滞回比较器模块包括第二比较器COMP2、电阻R5、电阻R6，所述第二比较器COMP2的反相输入端与电容充放电模块的输出端VE相连，所述第二比较器COMP2的同相输入端与电阻R5的一端、电阻R6的一端相连，所述电阻R5的另一端与第二参考电压端相连，所述电阻R6的另一端与第二比较器COMP2的输出端相连且作为所述滞回比较器模块的输出端VC，所述第二比较器COMP2的正电源端接工作电压VDD，第二比较器COMP2的负电源端接地。