[发明专利]半导体结构及其制作方法

说明书

本发明实施例提供一种半导体结构及其制作方法，半导体结构的制作方法包括：提供基底，基底上具有多个相互分立的位线，相邻位线之间具有电容接触孔；形成填充满电容接触孔的填充膜，且填充膜内具有缝隙区域；采用第一刻蚀工艺，对填充膜进行刻蚀以打开缝隙区域，剩余填充膜作为第一填充层；在第一填充层表面依次堆叠形成至少两层基础填充层，距离基底最远的基础填充层填充满剩余电容接触孔；在垂直于基底且沿基底指向位线的方向上，基础填充层的掺杂浓度逐层减小；采用第二刻蚀工艺，对第一填充层和至少部分基础填充层进行刻蚀，以形成电容接触插塞。本发明实施例有利于在电容接触孔的深宽比较大的情况下，形成顶部形貌较为平坦的电容接触插塞。

技术领域

本发明实施例涉及半导体领域，特别涉及一种半导体结构及其制作方法。

背景技术

随着动态随机存取存储器(DRAM，Dynamic Random Access Memory)制程的不断微缩，相邻位线结构之间间距变得越来越小。而相邻位线结构之间间距变小，会导致相邻位线结构之间的电容接触孔的深宽比变大，因而后续在电容接触孔中形成电容接触插塞时，难以控制电容接触插塞的顶部形貌，从而难以保证半导体结构具有较好的良率。

在电容接触孔的深宽比较大的情况下，如何形成顶部形貌较好的电容接触插塞，是当前亟待解决的问题。

发明内容

本发明实施例解决的技术问题为提供一种半导体结构及其制作方法，有利于在电容接触孔的深宽比较大的情况下，形成顶部形貌较为平坦的电容接触插塞，从而有利于提高半导体结构的良率。

为解决上述问题，本发明实施例提供一种半导体结构的制作方法，包括：提供基底，所述基底上具有多个相互分立的位线，相邻所述位线之间具有电容接触孔；形成填充满所述电容接触孔的填充膜，且所述填充膜内具有缝隙区域；采用第一刻蚀工艺，对所述填充膜进行刻蚀以打开所述缝隙区域，剩余的所述填充膜作为第一填充层，剩余的所述缝隙区域作为位于所述第一填充层内的第一缝隙，所述第一填充层具有连接所述第一缝隙以及所述电容接触孔侧壁的顶面，在平行于所述基底且沿所述第一缝隙指向所述电容接触孔侧壁的方向上，所述顶面与所述基底之间的距离逐渐增大；在所述第一填充层表面依次堆叠形成至少两层基础填充层，距离所述基底最远的所述基础填充层填充满剩余所述电容接触孔；在垂直于所述基底且沿所述基底指向所述位线的方向上，所述基础填充层的掺杂浓度逐层减小；采用第二刻蚀工艺，对所述第一填充层和至少部分所述基础填充层进行刻蚀，以形成电容接触插塞。

另外，所述电容接触插塞远离所述基底的顶面与所述基底表面平行。

另外，所述第一填充层仅位于所述电容接触孔的底部和部分侧壁上。

另外，在所述第一填充层表面依次堆叠形成至少两层基础填充层的工艺步骤包括：形成底层填充层，所述底层填充层填充满所述第一缝隙，位于所述电容接触孔中的所述底层填充层围成凹孔；形成顶层填充层，所述顶层填充层填充满所述凹孔，且所述顶层填充层内具有第二缝隙。

另外，所述基础填充层为具有掺杂元素的硅材料层，相邻所述基础填充层中所述掺杂元素的掺杂浓度的差值不高于200atom/cm³。

另外，采用沉积工艺形成所述基础填充层，且在沉积过程中，通入具有所述掺杂元素的气体，在垂直于所述基底且沿所述基底指向所述位线的方向上，用于形成所述基础填充层的所述气体的气体流量逐层减小。

另外，采用所述第二刻蚀工艺对所述第一填充层和至少部分所述基础填充层进行刻蚀的过程中，所述第二缝隙被去除。

另外，采用所述第二刻蚀工艺对所述第一填充层和至少部分所述基础填充层进行刻蚀的过程中，在垂直于所述基底且沿所述基底指向所述位线的方向上，所述第二刻蚀工艺对所述基础填充层的刻蚀速率逐层减小。

另外，采用所述第二刻蚀工艺，对所述第一填充层、所述顶层填充层和至少部分所述底层填充层进行刻蚀，以形成所述电容接触插塞。