[发明专利]测试电路、测试方法和包括测试电路的计算系统

权利要求书

1.一种测试电路，其特征在于，包括：

测试序列提供模块，用于提供测试序列到待测试的时序器件；

时钟驱动模块，用于提供时钟信号到所述待测试的时序器件，其包括第一时钟驱动电路，所述第一时钟驱动电路包括：

多个第一时钟路径，分别提供对应的时钟信号；以及

逻辑单元，基于所述多个第一时钟路径提供的时钟信号中的至少一部分，产生脉宽调节的第一时钟信号以用于所述待测试的时序器件；以及

验证模块，用于对所述待测试的时序器件的输出进行验证。

2.根据权利要求1所述的测试电路，其特征在于，所述验证模块包括：

基准时序器件，所述测试序列被同步提供到所述基准时序器件和所述待测试的时序器件，以及所述第一时钟驱动电路还提供第二时钟信号到所述基准时序器件；以及

比较模块，其对所述基准时序器件的输出和所述待测试的时序器件的输出进行比较。

3.根据权利要求1所述的测试电路，其特征在于，其中所述多个第一时钟路径接收共同的时钟输入，并基于所述时钟输入分别提供不同相位的时钟信号。

4.根据权利要求1所述的测试电路，其特征在于，所述第一时钟路径中的至少一个还包括：

第一选择器，用于从对应的第一时钟路径的多个子路径所提供的时钟信号中选择时钟信号，并提供所选择的时钟信号到所述逻辑单元。

5.根据权利要求1所述的测试电路，其特征在于，所述时钟驱动模块还包括第二时钟驱动电路，其中所述第二时钟驱动电路包括：

多个第二时钟路径，其分别提供不同相位的时钟信号，所述多个第二时钟路径中的至少一个基于所述第一时钟信号提供时钟信号；以及

第二选择器，从所述多个第二时钟路径所提供的时钟信号中选择时钟信号以用于所述待测试的时序器件。

6.根据权利要求1所述的测试电路，其特征在于，所述时钟驱动模块还包括第三时钟驱动电路，其中所述第三时钟驱动电路包括：

多个第三时钟路径，其分别提供不同相位的时钟信号；以及

第三选择器，用于从所述多个第三时钟路径所提供的时钟信号中选择时钟信号，以用于所述多个第一时钟路径中的至少一个。

7.根据权利要求6所述的测试电路，其特征在于，其中所述多个第一时钟路径至少包括第一路径和第二路径，

所述第一路径提供所述选择的时钟信号到所述逻辑单元，以及

所述第二路径提供与所选择的时钟信号的反相版本或反相并延时的版本到所述逻辑单元。

8.根据权利要求7中所述的测试电路，其特征在于，其中所述第二路径包括：

反相器，其接收所述选择的时钟信号，并产生与所述选择的时钟信号反相的时钟信号；

一个或多个子路径，用于分别提供所述反相的时钟信号的相应版本到第四选择器；以及

所述第四选择器，从所述反相的时钟信号的不同的版本中选择，并提供所选择的版本到所述逻辑单元。

9.根据权利要求8所述的测试电路，其特征在于，其中所述一个或多个子路径分别提供所述反相的时钟信号的不同延时的版本到所述第四选择器。

10.根据权利要求1所述的测试电路，其特征在于，其中所述逻辑单元是与门或或门。

11.根据权利要求1所述的测试电路，其特征在于，其中所述测试序列提供模块提供具有校验码的测试序列到所述待测试的时序器件，

所述测试电路还包括校验模块，其利用所述校验码对所述待测试的时序器件的输出进行校验。

12.根据权利要求1所述的测试电路，其特征在于，所述时序器件是触发器或锁存器。

13.根据权利要求1所述的测试电路，其特征在于，还包括与所述待测试的时序器件关联的另外的时序器件。