[发明专利]解决布线通道拐角处布线拥塞问题的设计优化方法有效
申请号: | 202110047229.0 | 申请日: | 2021-01-14 |
公开(公告)号: | CN112699631B | 公开(公告)日: | 2022-08-26 |
发明(设计)人: | 赵少峰 | 申请(专利权)人: | 东科半导体(安徽)股份有限公司 |
主分类号: | G06F30/394 | 分类号: | G06F30/394;G06F30/398 |
代理公司: | 北京慧诚智道知识产权代理事务所(特殊普通合伙) 11539 | 代理人: | 李楠 |
地址: | 243100 安徽省马鞍山市当涂*** | 国省代码: | 安徽;34 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 解决 布线 通道 拐角 拥塞 问题 设计 优化 方法 | ||
1.一种解决布线通道拐角处布线拥塞问题的设计优化方法,其特征在于,所述设计优化方法包括:
在芯片中宏单元的外凸角内预置可配置的预置布线单元;所述预置布线单元具有多根预置布线,每根预置布线的两端为一对具有对应关系的布线接口;所述每对布线接口中的第一接口设置在所述宏单元的第一边上,第二接口设置在所述第一边在所述外凸角一侧的相邻边上;
建立所述第一接口与所述第二接口的等价关系;
根据设计输入和所述等价关系执行自动布线,使得经过所述宏单元之间的布线通道拐角处的走线优先使用所述布线单元提供的预置布线作为布线资源。
2.根据权利要求1所述的设计优化方法,其特征在于,所述预置布线单元中,预置布线构建在相同和/或不同的金属层上。
3.根据权利要求1所述的设计优化方法,其特征在于,所述预置布线单元中,预置布线的最长走线距离不超过芯片中标准单元的平均可驱动线长。
4.根据权利要求3所述的设计优化方法,其特征在于,所述方法还包括:确定所述芯片中标准单元的平均可驱动线长。
5.根据权利要求1所述的设计优化方法,其特征在于,在所述在芯片中宏单元的外凸角内预置可配置的预置布线单元之前,所述方法还包括:
根据设计输入建立设计布局;所述设计布局包括宏单元、布线通道和标准单元的布局位置;
根据设计输入,建立各个标准单元之间的逻辑路径,所述逻辑路径包括设置在布线通道内的走线和逻辑单元;
预估所述芯片中各布线通道拐角处的走线的拥塞程度,根据所述拥塞程度确定是否执行所述设计优化方法。
6.根据权利要求5所述的设计优化方法,其特征在于,所述方法还包括:根据芯片所用设计工艺,确定拥塞程度判定阈值。
7.根据权利要求6所述的设计优化方法,其特征在于,所述根据所述拥塞程度确定是否执行所述设计优化 方法具体为:
确定芯片中是否存在超出第一预设数量个所述预估的拥塞程度超过拥塞程度判定阈值的情况,如果存在,则执行所述优化设计方法;或者,
确定芯片中是否存在超出第一预设比例的所述预估的拥塞程度超过拥塞程度判定阈值的情况,如果存在,则执行所述优化设计方法。
8.根据权利要求1所述的设计优化方法,其特征在于,所述宏单元为硬宏。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于东科半导体(安徽)股份有限公司,未经东科半导体(安徽)股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110047229.0/1.html,转载请声明来源钻瓜专利网。