[发明专利]一种改善EMI及降低特征电阻的超结器件及其制造方法

权利要求书

1.一种改善EMI及降低特征电阻的超结器件，其特征在于，包括第一导电类型的衬底和设置在衬底上侧的外延，所述外延包括多层设置在衬底上侧的第一外延和设置在第一外延上侧的第二外延，每层第一外延上侧均掺杂形成有第一导电类型的掺杂区，并制作形成有多个间隔设置的第二导电类型的掺杂区，多层第一外延上的第二导电类型的掺杂区沿竖向排列设置，所述第二外延上刻蚀形成有多个沟槽，每一沟槽设置在一列第二导电类型的掺杂区的上侧，且其内部回填有第二导电类型的杂质，在纵向相邻的两个第二导电类型的掺杂区之间以及沟槽与其下侧的第二导电类型的掺杂区之间均连接有第二导电类型连接柱，在终端区的外延上侧长有场氧层，在有源区内所述沟槽两侧的第二外延的上侧长有栅氧化层，所述栅氧化层上侧以及场氧层的内端上侧设有掺杂的多晶，在有源区内所述沟槽的上端以及有源区与终端区之间的第二外延内制作有第二导电类型的体区，所述体区内设有第一导电类型的阱区，所述多晶、体区和场氧层的上侧沉积有介质层，所述介质层上设有连接孔，所述连接孔内及介质层的上侧溅射形成有金属层，所述金属层刻蚀形成栅区和源区。

2.根据权利要求1所述的改善EMI及降低特征电阻的超结器件，其特征在于，所述第一外延的电阻率为20至40Ω.cm，所述第二外延的电阻率为3至7Ω.cm。

3.根据权利要求1所述的改善EMI及降低特征电阻的超结器件，其特征在于，位于最下侧的第一外延的厚度为12至15μm，其余第一外延的厚度为5至8μm。

4.根据权利要求1所述的改善EMI及降低特征电阻的超结器件，其特征在于，所述第一外延包括6至10层。

5.根据权利要求1所述的改善EMI及降低特征电阻的超结器件，其特征在于，所述第二外延的厚度为50至60μm。

6.一种如权利要求1所述的改善EMI及降低特征电阻的超结器件的制造方法，其特征在于，包括：

提供第一导电类型的衬底，在所述衬底上先制作一层第一外延，在第一外延上侧通过杂质注入形成第一导电类型的掺杂区和多个间隔设置的第二导电类型的掺杂区；

在所述第一外延上侧在生长一层第一外延，然后在该层第一外延上侧通过杂质注入形成第一导电类型的掺杂区和多个间隔设置的第二导电类型的掺杂区，如此重复多次，多层第一外延上的第二导电类型的掺杂区沿竖向排列设置；

在最上层的第一外延上生长一层第二外延，并在所述第二外延上刻蚀形成多个沟槽，每一沟槽设置在一列第二导电类型的掺杂区的上侧，并对多个沟槽回填第二导电类型的杂质；

在多层第一外延和第二外延内注入形成第二导电类型的连接柱，所述连接柱分别连接在纵向相邻的两个第二导电类型的掺杂区之间以及所述沟槽与其下侧的第二导电类型的掺杂区之间；

在所述第二外延上侧长场氧层，并将有源区内的场氧层刻蚀去除；

在有源区内所述第二外延的上侧长栅氧化层，并在所述栅氧化层和场氧层的上侧沉积多晶，然后对多晶进行掺杂和刻蚀操作。

在有源区内所述沟槽的上端以及有源区与终端区之间的第二外延内制作第二导电类型的体区，在所述体区内制作第一导电类型的阱区；

在所述多晶、体区和场氧层的上侧沉积介质层，所述介质层上刻蚀形成连接孔；

在所述连接孔内及介质层的上侧溅射形成金属层，所述金属层刻蚀形成栅区和源区。

7.根据权利要求6所述的改善EMI及降低特征电阻的超结器件的制造方法，其特征在于，所述第一外延的电阻率为20至40Ω.cm，所述第二外延的电阻率为3至7Ω.cm。

8.根据权利要求6所述的改善EMI及降低特征电阻的超结器件的制造方法，其特征在于，位于最下侧的第一外延的厚度为12至15μm，其余第一外延的厚度为5至8μm。

9.根据权利要求6所述的改善EMI及降低特征电阻的超结器件的制造方法，其特征在于，所述第一外延包括6至10层。

10.根据权利要求6所述的改善EMI及降低特征电阻的超结器件的制造方法，其特征在于，所述第二外延的厚度为50至60μm。